Browse Prior Art Database

Verfahren zur Abdeckung sensitiver Chipbereiche in der Flip Chip Technologie

IP.com Disclosure Number: IPCOM000010047D
Published in the IP.com Journal: Volume 2 Issue 11 (2002-11-25)
Included in the Prior Art Database: 2002-Nov-25
Document File: 2 page(s) / 120K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei der On-Wafer-Bump-Herstellung zur Realisierung von Flip Chip Verbindungen kommt es haeufig zu Ausfaellen beim Rueckaetzen der Platierbasis und der Under Bump Metallisation (UBM). Ueblicherweise wird die UBM direkt auf die geoeffneten Pad-Strukturen ganzflaechig auf den Wafer aufgebracht und anschliessend an den nicht benoetigten Bereichen durch einen Nassaetzprozess entfernt, wobei evtl. offene Schaltungsbereiche (z.B. Fuses, feinabgestimmte Oberflaechen in der Sensortechnik) nicht beschaedigt werden duerfen. Dabei muss die Aetzung mit einer sehr hohen Selektivitaet erfolgen, da die verschiedenen Materialien auf der Oberflaeche (z.B. SiN, Poly-Si, SiO2, Al, Cu) nicht mitentfernt werden duerfen. Fuer sehr empfindliche Strukturen auf der Chipoberflaeche ist diese Methode gar nicht geeignet. Deshalb wird vorgeschlagen, die nicht wieder abzuaetzende Chipoberflaeche vor der Metallisierung durch eine Fotolackschicht zu schuetzen. Dadurch kann die Aetzung schneller und sicherer erfolgen, da die Selektivitaet nur zum Fotolack erfolgen muss. Dieses Verfahren ermoeglicht ausserdem, dass auch hohe, nicht planare Chip-Topologien (z.B. GaAs Heterostruktur Technologie) mit galvanischen Bumps versehen werden koennen. Nach der Aufbringung des Fotolacks werden durch Belichten und Entwickeln die zu oeffnenden Fenster definiert. Danach werden UBM und Platierbasis aufgebracht; es folgen Bumplithographie und Galvanik. Das Nassaetzen nach dem Reflow der Bumps entfernt die Metallisierung. Zum Schluss wird der Fotolack abgeloest. Durch die Einfuehrung einer Zwischenschicht wird die Prozessfuehrung vereinfacht und die Prozesssicherheit entscheidend erhoeht. Die Platierbasis kann sehr duenn aufgebracht werden, da durch eine Verrundung der Lackkante in einem Temperschritt sehr weiche Uebergaenge erzeugt werden, so dass die Metallisierung nicht mehr abreissen kann. Abbildung 1 zeigt schematisch, wie geoeffnete Sicherungen (z.B. C11-Technologie) durch eine Fotolackschicht (unten) geschuetzt werden koennen. In Abbildung 2 ist eine Realisierung der vorgeschlagenen Prozessfuehrung am Beispiel eines GaAs-Chips gezeigt. Der Querschnitt einer Schliffpraeparation zeigt die Schutzfunktion der Lackschicht A und die duenn aufgedampfte Metallschicht, die fuer den anschliessenden Bumpprozess verwendet wurde.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 55% of the total text.

Page 1 of 2

Verfahren zur Abdeckung sensitiver Chipbereiche in der Flip Chip Technologie

Idea: Dr. Peter Grambow, DE-Muenchen

Bei der On-Wafer-Bump-Herstellung zur Realisierung von Flip Chip Verbindungen kommt es haeufig zu Ausfaellen beim Rueckaetzen der Platierbasis und der Under Bump Metallisation (UBM). Ueblicherweise wird die UBM direkt auf die geoeffneten Pad-Strukturen ganzflaechig auf den Wafer aufgebracht und anschliessend an den nicht benoetigten Bereichen durch einen Nassaetzprozess entfernt, wobei evtl. offene Schaltungsbereiche (z.B. Fuses, feinabgestimmte Oberflaechen in der Sensortechnik) nicht beschaedigt werden duerfen. Dabei muss die Aetzung mit einer sehr hohen Selektivitaet erfolgen, da die verschiedenen Materialien auf der Oberflaeche (z.B. SiN, Poly-Si, SiO2, Al, Cu) nicht mitentfernt werden duerfen. Fuer sehr empfindliche Strukturen auf der Chipoberflaeche ist diese Methode gar nicht geeignet.

Deshalb wird vorgeschlagen, die nicht wieder abzuaetzende Chipoberflaeche vor der Metallisierung durch eine Fotolackschicht zu schuetzen. Dadurch kann die Aetzung schneller und sicherer erfolgen, da die Selektivitaet nur zum Fotolack erfolgen muss. Dieses Verfahren ermoeglicht ausserdem, dass auch hohe, nicht planare Chip-Topologien (z.B. GaAs Heterostruktur Technologie) mit galvanischen Bumps versehen werden koennen.

Nach der Aufbringung des Fotolacks werden durch Belichten und Entwickeln die zu oeffnenden Fenster definiert. Danach werden UBM und Platierbasis au...