Browse Prior Art Database

Feldhohlraum-Trenchtransistor

IP.com Disclosure Number: IPCOM000010428D
Original Publication Date: 2002-Dec-25
Included in the Prior Art Database: 2002-Dec-25
Document File: 6 page(s) / 552K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei der Entwicklung neuer DMOS-Leistungstransistoren (Diffusion Metal Oxide Semiconductor) spielt die Verringerung des spezifischen Einschaltwiderstandes eine grosse Rolle. Derzeitige Transistoren und insbesondere solche, die hoehere Spannungen (ca. 150-200V oder mehr) sperren sollen, besitzen ziemlich grosse Dimensionen (z.B. 3*10-6m Trenchweite bei Trenchtransistoren mit Feldplatte im Trench. Es existieren zwar Hohlraum-Transistorstrukturen bzw. Verfahren zu deren Herstellung und zum Verschliessen der Hohlraeume (Abbildung 1 links und mitte), wobei die Hohlraum-Trenches nur die Funktion besitzen, das Siliziumgebiet im Sperrfall lateral auszuraeumen. Jedoch wird die eigentliche Transistorfunktion durch einen zusaetzlichen planaren Transistor oder einen zusaetzlichen Trenchtransistor im Siliziumgebiet zwischen den Hohlraum-Trenches realisiert, so dass die Platzeinsparung durch die Verwendung der Hohlraumstrukturen zunichte gemacht wird und hoehere Kosten entstehen. Ein weiterer Ansatz ist der Feldplatten-Trenchtransistor, bei dem fuer die Feldplattendicke im Trench ein ueber 1*10-6m dickes FOX (field oxide) benoetigt wird. Deshalb wird ein Herstellungsprozess fuer einen Hohlraumtransistor (Abbildung 1 rechts) vorgeschlagen, mit dem Transistoren mit einem um den Faktor 3 bis 4 duenneren Hohlraum hergestellt werden. Dieser Faktor ergibt sich aus dem Verhaeltnis der Dielektrizitaetskonstanten fuer Siliziumoxid (3,9) und Vakuum/Luft (1). Das grundlegende Prinzip liegt in der Kombination folgender drei Aspekte:

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 33% of the total text.

Page 1 of 6

Feldhohlraum-Trenchtransistor

Idea: Markus Zundel, DE-Muenchen

Bei der Entwicklung neuer DMOS-Leistungstransistoren (Diffusion Metal Oxide Semiconductor) spielt die Verringerung des spezifischen Einschaltwiderstandes eine grosse Rolle. Derzeitige Transistoren und insbesondere solche, die hoehere Spannungen (ca. 150-200V oder mehr) sperren sollen, besitzen ziemlich grosse Dimensionen (z.B. 3*10-6m Trenchweite bei Trenchtransistoren mit Feldplatte im Trench.

Es existieren zwar Hohlraum-Transistorstrukturen bzw. Verfahren zu deren Herstellung und zum Verschliessen der Hohlraeume (Abbildung 1 links und mitte), wobei die Hohlraum-Trenches nur die Funktion besitzen, das Siliziumgebiet im Sperrfall lateral auszuraeumen. Jedoch wird die eigentliche Transistorfunktion durch einen zusaetzlichen planaren Transistor oder einen zusaetzlichen Trenchtransistor im Siliziumgebiet zwischen den Hohlraum-Trenches realisiert, so dass die Platzeinsparung durch die Verwendung der Hohlraumstrukturen zunichte gemacht wird und hoehere Kosten entstehen. Ein weiterer Ansatz ist der Feldplatten-Trenchtransistor, bei dem fuer die Feldplattendicke im Trench ein ueber 1*10-6m dickes FOX (field oxide) benoetigt wird.

Deshalb wird ein Herstellungsprozess fuer einen Hohlraumtransistor (Abbildung 1 rechts) vorgeschlagen, mit dem Transistoren mit einem um den Faktor 3 bis 4 duenneren Hohlraum hergestellt werden. Dieser Faktor ergibt sich aus dem Verhaeltnis der Dielektrizitaetskonstanten fuer Siliziumoxid (3,9) und Vakuum/Luft (1).

Das grundlegende Prinzip liegt in der Kombination folgender drei Aspekte:

[g183] Ausraeumung des Siliziumgebietes zwischen Trenches durch starke Annaeherung der Trenches aneinander (Dense Trench Prinzip, Durchbruchsort am Trenchboden)

[g183] Platzersparnis durch Ersetzen des dicken Oxides in einem Feldplatten-Trench durch Hohlraeume

(unterer Trenchbereich)

[g183] Transistorfunktion im oberen Trenchbereich

Bei der im folgenden vorgestellten Prozessfuehrung zur Herstellung eines Feldhohlraum- Trenchtransistors geben die Werte in Klammern den bevorzugten Bereich fuer die Spannungsklasse 150-200V an.

1. Trenchaetzung (ca. 12*10-6m Trenchtiefe, ca. 1*10-6m Trenchweite)

2. duennes Oxid (optional)

3. Nitrid1 (ca. 70-100nm): erste Nitridschicht etwas dicker, da sie spaeter das BPSG (Bor Phosphor Silicatglas) versiegeln soll

4. Polysilizium (ca. 300nm)

a. Optional: statt Poly ein Stack aus Poly (150nm) - Oxid (2-3nm) - Poly (150nm), mit diesem Stack kann spaeter eine zusaetzliche Kapillarwirkung erzeugt werden
b. Optional: statt Poly nur Oxid (ca. 300nm)

5. Nitrid2 (ca. 30-70nm): zweite Nitridschicht etwas duenner, damit sie spaeter leichter entfernt werden kann (optional) [g224] Abbildung 2

6. Durchfuehrung eines CMP (Chemical Mechanical Polishing) bis auf Si-Oberflaeche plus kleiner Overpolish (ca. 200nm)

7. LOCOS-Prozess erzeugt beim freiliegenden Silizium ein Dickoxid als spaetere Stuetzstruktur und zur Isolation zwischen Gate und Drain am Chipr...