Browse Prior Art Database

Universell in Kettenschaltung einsetzbarer PLL-Modul fuer Vermittlungsstellen

IP.com Disclosure Number: IPCOM000010818D
Original Publication Date: 2003-Feb-25
Included in the Prior Art Database: 2003-Feb-25
Document File: 3 page(s) / 890K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

TDM-Systeme (Time Division Multiplex) wie digitale Vermittlungsstellen arbeiten zum PCM-Rahmen (Pulse Code Modulation) synchron und gewaehrleisten dadurch eine optimale Durchschaltegeschwindigkeit. Die entsprechende 8kHz Rahmenfrequenz wird als Referenz vom Zentraltaktgenerator (CCG – central clock generator) angeboten und ueber eine Kette von PLL-Schaltungen von Einheit zu Einheit (message buffer MB  switching network SN  line trunk group LTG  digital line unit DLU) phasensynchron durchgereicht. Um eine phasenstarre Kopplung des 8MHz Systemtaktes (8 MB/s Koppelfeld) auf die 8kHz (125µs) Rahmenposition zu ermoeglichen (Frequenzband > Faktor 1000), werden in EWSD (Elektronisches Waehlsystem Digital) nichtlineare PLLs (sogenannte „bang bang PLLs) eingesetzt (siehe Abbildung 1). Um die Verfuegbarkeit des Systems zu gewaehrleisten, werden taeglich die redundanten Teile einer Vermittlungsstelle (Vst) durch eine Routineumschaltung zur Ueberpruefung aktiviert. Dabei kommt es zu Umschaltungen der Taktpfade an zwei Ebenen (zwischen CCG ↔ MB und SN ↔ LTG). Durch die unterschiedlichen Verzoegerungszeiten der Pfade, die aus redundanten Einheiten kommen, entsteht am Eingang der empfangenen PLL ein Phasensprung. Durch die Ausregelung dieses Vorganges wird die nachgeschaltete PLL ebenfalls in ihrer Phase ausgelenkt, wobei ein erhoehter Phasenfehler gegenueber des „Normalzustandes“ entsteht. Die Groesse des Phasenfehlers ist von der PLL-Dynamik abhaengig, weshalb eine steigende Tendenz in einer Kettenschaltung erforderlich ist, um zu grosse Phasenauslenkungen zu vermeiden. Erreicht der Fehler die Schwellen der Synchronitaetsueberwachung, welche ebenfalls vom entstandenen Phasenfehler abhaengig gemacht wird, wird vom betroffenen Taktgenerator ein PLL-Alarm (LOL = loss of lock) abgegeben. Die Alarmmeldungen sind in diesem Fall ueberfluessig und stoerend, werden teilweise per SW-Filter entfernt. Aus diesem Grunde sind die einzelnen Taktgeneratoren individuell an ihren Einsatzort ausgelegt und starr gehalten (Redesigns). Diese unerwuenschten Phasenbewegungen werden bis zu den Trunkleitungen der Vermittlungsstelle durchgereicht, womit die Stabilitaet des am daran angeschlossenen Synchronisationsnetzes negativ beeinflusst wird, was unbedingt vermieden werden muss.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 50% of the total text.

Page 1 of 3

S

© SIEMENS AG 2003 file: 2002J10092.doc page: 1

Universell in Kettenschaltung einsetzbarer PLL-Modul fuer Vermittlungsstellen

Idea: Imre Hipp, DE-Muenchen

TDM-Systeme (Time Division Multiplex) wie digitale Vermittlungsstellen arbeiten zum PCM-Rahmen (Pulse Code Modulation) synchron und gewaehrleisten dadurch eine optimale Durchschaltegeschwindigkeit. Die entsprechende 8kHz Rahmenfrequenz wird als Referenz vom Zentraltaktgenerator (CCG - central clock generator) angeboten und ueber eine Kette von PLL- Schaltungen von Einheit zu Einheit (message buffer MB [g224] switching network SN [g224] line trunk group LTG [g224] digital line unit DLU) phasensynchron durchgereicht. Um eine phasenstarre Kopplung des 8MHz Systemtaktes (8 MB/s Koppelfeld) auf die 8kHz (125µs) Rahmenposition zu ermoeglichen (Frequenzband > Faktor 1000), werden in EWSD (Elektronisches Waehlsystem Digital) nichtlineare PLLs (sogenannte "bang bang PLLs) eingesetzt (siehe Abbildung 1).

Um die Verfuegbarkeit des Systems zu gewaehrleisten, werden taeglich die redundanten Teile einer Vermittlungsstelle (Vst) durch eine Routineumschaltung zur Ueberpruefung aktiviert. Dabei kommt es zu Umschaltungen der Taktpfade an zwei Ebenen (zwischen CCG ↔ MB und SN ↔ LTG). Durch die unterschiedlichen Verzoegerungszeiten der Pfade, die aus redundanten Einheiten kommen, entsteht am Eingang der empfangenen PLL ein Phasensprung. Durch die Ausregelung dieses Vorganges wird die nachgeschaltete PLL ebenfalls in ihrer Phase ausgelenkt, wobei ein erhoehter Phasenfehler gegenueber des "Normalzustandes" entsteht. Die Groesse des Phasenfehlers ist von der PLL- Dynamik abhaengig, weshalb eine steigende Tendenz in einer Kettenschaltung erforderlich ist, um zu grosse Phasenauslenkungen zu vermeiden. Erreicht der Fehler die Schwellen der Synchronitaetsueberwachung, welche ebenfalls vom entstandenen Phasenfehler abhaengig gemacht wird, wird vom betroffenen Taktgenerator ein PLL-Alarm (LOL = loss of lock) abgegeben. Die Alarmmeldungen sind in diesem Fall ueberfluessig und stoerend, werden teilweise per SW-Filter entfernt. Aus diesem Grunde sind die einzelnen Taktgeneratoren individuell an ihren Einsatzort ausgelegt und starr gehalten (Redesigns). Diese unerwuenschten Phasenbewegungen werden bis zu den Trunkleitungen der Vermittlungsstelle durchgereicht, womit die Stabilitaet des am daran angeschlossenen Synchronisationsnetzes negativ beeinflusst wird, was unbedingt vermieden werden muss.

Die Erfindung beschreibt ein neues Verfahren, mit dem einheitliche PLL-Module ohne die erwaehnten Nachteile eingesetzt werden koennen. Dabei wird abhaengig vom entstandenen Phasenfehler nach einer Umschaltung der Eingangsfrequenz die PLL-Dynamik durch eine Erhoehung der Integralzeitkonstante derart begrenzt, dass ein nachgeschalteter PLL-Modul gleicher Bauart die resultierende Phasenbewegung leicht folgen kann und keinen Sync...