Browse Prior Art Database

Parallelbuskopplung ohne Gueltigsignal

IP.com Disclosure Number: IPCOM000011823D
Original Publication Date: 2003-Apr-25
Included in the Prior Art Database: 2003-Apr-25
Document File: 1 page(s) / 145K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Parallele Daten einer Verarbeitungseinheit VE1 sollen in eine synchron arbeitende VE2 uebernommen werden, ohne dort ungueltige Daten zu erhalten. Damit hat VE2 zu jeder Zeit gueltige Daten unabhaengig von Datenwechseln ohne ein Gueltigkeitssignal, welches die Gueltigkeit der Daten signalisiert (siehe Abbildung 1). Der Datenwechsel bedingt, dass aufeinanderfolgende Daten von VE1 mindestens eine Taktperiode (CLK2) lang sein muessen und dass der Datenwechsel an sich innerhalb einer Taktperiode auf allen Einzelleitungen des Parallelbuses abgeschlossen sein muss. Die Daten werden mit dem Takt CLK2 abgetastet, gespeichert in REG1 und REG2 (siehe Abbildung 2 und 3) und im Vergleicher verglichen. Sind zwei aufeinander folgende Datenabtastungen gleich (z.B. „A“ bei t2 und t3), dann wird dieser Datenwert an D2 weitergegeben. (Zeitpunkt t1 – t4). Sind zwei aufeinander folgende Datenabtastungen verschieden, dann bleibt der Datenwert an D2 derselbe („A“ bei t4). Gesteuert wird dies ueber den Multiplexer MUX. Damit wird erst nach zwei neuen, gleichen Datenabtastungen („B“ bei t4 und „B“ bei t5) der neue Datenwert gueltig (t5).

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 100% of the total text.

Page 1 of 1

S

© SIEMENS AG 2003 file: 2002J19147.doc page: 1

Parallelbuskopplung ohne Gueltigsignal

Idea: Manfred Zwar, DE-Karlsruhe

Parallele Daten einer Verarbeitungseinheit VE1 sollen in eine synchron arbeitende VE2 uebernommen werden, ohne dort ungueltige Daten zu erhalten. Damit hat VE2 zu jeder Zeit gueltige Daten unabhaengig von Datenwechseln ohne ein Gueltigkeitssignal, welches die Gueltigkeit der Daten signalisiert (siehe Abbildung 1).

Der Datenwechsel bedingt, dass aufeinanderfolgende Daten von VE1 mindestens eine Taktperiode (CLK2) lang sein muessen und dass der Datenwechsel an sich innerhalb einer Taktperiode auf allen Einzelleitungen des Parallelbuses abgeschlossen sein muss.

Die Daten werden mit dem Takt CLK2 abgetastet, gespeichert in REG1 und REG2 (siehe Abbildung 2 und 3) und im Vergleicher verglichen.

Sind zwei aufeinander folgende Datenabtastungen gleich (z.B. "A" bei t2 und t3), dann wird dieser Datenwert an D2 weitergegeben. (Zeitpunkt t1 - t4). Sind zwei aufeinander folgende Datenabtastungen verschieden, dann bleibt der Datenwert an D2 derselbe ("A" bei t4). Gesteuert wird dies ueber den Multiplexer MUX. Damit wird erst nach zwei neuen, gleichen Datenabtastungen ("B" bei t4 und "B" bei t5) der neue Datenwert gueltig (t5).

Abbildung 1:

Abbildung 2:

Abbildung 3:

[This page contains 3 pictures or other non-text objects]