Browse Prior Art Database

Bit-Processing-Einheit als Ergaenzung zum DSP-Rechenwerk

IP.com Disclosure Number: IPCOM000012596D
Original Publication Date: 2003-Jun-25
Included in the Prior Art Database: 2003-Jun-25
Document File: 3 page(s) / 90K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei der Realisierung von Sendern und Empfaengern fuer gaengige Mobilfunkstandards ist haeufig ein spezieller Algorithmus, die komplexe Multiplikations-Operation, notwendig. Diese Multiplikations-Operation ist dadurch gekennzeichnet, dass ein Faktor ein „echter“ komplexer n-Bit-Sample-Wert ist und der andere lediglich eine 2-Bit-Repraesentation einer „komplexen 1“ darstellt (d.h. (1+j), (-1+j), (1-j), (-1-j)). Dabei wird das Referenzsignal aus „komplexen 1“-Werten haeufig durch ein oder mehrere rueckgekoppelte lineare Schieberegister erzeugt. Der Eingang der Schieberegister wird in manchen Anwendungen zusaetzlich mit einem externen Datenstrom (normalerweise einem Sendesignal) gespeist. Moegliche Anwendungen einer solchen Struktur sind z.B. UMTS-FDD Searcher, UMTS-FDD Despreader, UMTS-FDD Scrambler, 802.11a and 802.11b scrambling and descrambling, Turbo / Convolutional-Coder. In der Abbildung 1 wird als Beispiel ein Scrambler der Ordnung 7 mit dem Generator-Polynom x7+x4+1 dargestellt. Die gestrichelten Linien zeigen verschiedene Moeglichkeiten der Eingabe fuer das Generatorpolynom. Der Eingang des ersten Registers stammt entweder vom Datenstrom selbst (1), dem aktuellen Ausgabe-Bit (2) oder einer logischen Verknuepfung der Bits des Schieberegisters. (Die Faelle 1 und 2 finden z.B. in IEEE 802.11b Verwendung, der Fall 3 in IEEE 802.11a.) Bisher wurden solche Algorithmen entweder in die Hardware oder in ein DSP implementiert. Die Hardware-Loesung wird speziell fuer breitbandige Standards (z.B. UMTS-FDD, 802.11a und 802.11b) angewandt. Der Nachteil dieser Loesung ist, dass die Hardware nur in engen Grenzen konfigurierbar ist und nicht flexibel auf verschiedene Standards oder sogar auf andere Algorithmen programmiert werden kann. Speziell in Endgeraeten, die eine Vielzahl von unterschiedlichen Standards bedienen koennen, fuehrt das zu einer schlechten Auslastung der Hardware-Ressourcen (d.h. eine nicht notwendige Verschwendung von Chip-Flaeche), da normalerweise immer nur wenige Luftschnittstellen tatsaechlich bearbeitet werden und die spezielle Hardware, die nur fuer andere Schnittstellen benoetigt wird, nicht nutzbar ist. Die Nutzung eines DSP andererseits ist wegen der hohen Datenraten fuer die genannten Standards nicht oder nur mit sehr starken DSPs zu realisieren. Die unangepassten Verarbeitungswortbreiten (z.B. kann eine complex16 x complex16 Operation durch eine complex16 x complex1 Operation ersetzt werden) fuehren dabei zu einer relativ hohen Stromaufnahme. Die Abarbeitung der genannten Algorithmen mit einem DSP ist aus zwei Gruenden aufwendig. Erstens laesst sich die bitweise Manipulation, wie sie fuer den Code-Generator / Srambler benoetigt wird, in einem DSP nur relativ zyklenintensiv programmieren, da der DSP eine Wort-Orientierung aufweist. Zweitens erfordert jede komplexe Multiplikation vier reelle Multiplikationen und zwei Additionen. Allerdings kann eine komplexe Multiplikation, bei der ein Faktor nur eine „komplexe 1“ darstellt, gemaess der folgenden Gleichungen einfach durch 4 Multiplexer, 2 Addierer und zwei Inverter implementiert werden (r - Realteil, i - Imaginaerteil)

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 39% of the total text.

Page 1 of 3

S

© SIEMENS AG 2003 file: 2003J00908.doc page: 1

Bit-Processing-Einheit als Ergaenzung zum DSP-Rechenwerk

Idea: Michael Franzen, DE-Bocholt; Reinhold Braam, DE-Bocholt

Bei der Realisierung von Sendern und Empfaengern fuer gaengige Mobilfunkstandards ist haeufig ein spezieller Algorithmus, die komplexe Multiplikations-Operation, notwendig. Diese Multiplikations- Operation ist dadurch gekennzeichnet, dass ein Faktor ein "echter" komplexer n-Bit-Sample-Wert ist und der andere lediglich eine 2-Bit-Repraesentation einer "komplexen 1" darstellt (d.h. (1+j), (-1+j), (1-j), (-1-j)). Dabei wird das Referenzsignal aus "komplexen 1"-Werten haeufig durch ein oder mehrere rueckgekoppelte lineare Schieberegister erzeugt. Der Eingang der Schieberegister wird in manchen Anwendungen zusaetzlich mit einem externen Datenstrom (normalerweise einem Sendesignal) gespeist. Moegliche Anwendungen einer solchen Struktur sind z.B. UMTS-FDD Searcher, UMTS-FDD Despreader, UMTS-FDD Scrambler, 802.11a and 802.11b scrambling and descrambling, Turbo / Convolutional-Coder. In der Abbildung 1 wird als Beispiel ein Scrambler der Ordnung 7 mit dem Generator-Polynom x7+x4+1 dargestellt. Die gestrichelten Linien zeigen verschiedene Moeglichkeiten der Eingabe fuer das Generatorpolynom. Der Eingang des ersten Registers stammt entweder vom Datenstrom selbst (1), dem aktuellen Ausgabe-Bit (2) oder einer logischen Verknuepfung der Bits des Schieberegisters. (Die Faelle 1 und 2 finden z.B. in IEEE 802.11b Verwendung, der Fall 3 in IEEE 802.11a.)

Bisher wurden solche Algorithmen entweder in die Hardware oder in ein DSP implementiert. Die Hardware-Loesung wird speziell fuer breitbandige Standards (z.B. UMTS-FDD, 802.11a und 802.11b) angewandt. Der Nachteil dieser Loesung ist, dass die Hardware nur in engen Grenzen konfigurierbar ist und nicht flexibel auf verschiedene Standards oder sogar auf andere Algorithmen programmiert werden kann. Speziell in Endgeraeten, die eine Vielzahl von unterschiedlichen Standards bedienen koennen, fuehrt das zu einer schlechten Auslastung der Hardware-Ressourcen (d.h. eine nicht notwendige Verschwendung von Chip-Flaeche), da normalerweise immer nur wenige Luftschnittstellen tatsaechlich bearbeitet werden und die spezielle Hardware, die nur fuer andere Schnittstellen benoetigt wird, nicht nutzbar ist. Die Nutzung eines DSP andererseits ist wegen der hohen Datenraten fuer die genannten Standards nicht oder nur mit sehr starken DSPs zu realisieren. Die unangepassten Verarbeitungswortbreiten (z.B. kann eine complex16 x complex16 Operation durch eine complex16 x complex1 Operation ersetzt werden) fuehren dabei zu einer relativ hohen Stromaufnahme. Die Abarbeitung der genannten Algorithmen mit einem DSP ist aus zwei Gruenden aufwendig. Erstens laesst sich die bitweise Manipulation, wie sie fuer den Code-Generator / Srambler benoetigt wird, in einem DSP nur relativ zyklenintensiv programmieren, da der DSP eine Wort- Orientierung aufweist. Zweitens erfor...