Browse Prior Art Database

Herstellungsverfahren von Hartmasken für Trockenätzungen ohne Lackmaskentrockenätzungen (für Lithographie mit PMMA-Lack)

IP.com Disclosure Number: IPCOM000016956D
Original Publication Date: 1999-Apr-01
Included in the Prior Art Database: 2003-Jul-21
Document File: 6 page(s) / 43K

Publishing Venue

Siemens

Related People

Dr.Stephan Pindl: AUTHOR [+2]

Abstract

Die ULSI-Technologie ( U ltra L arge S cale I ntegration) im Bereich CMOS fordert ein sehr aggressives Justieren der Devices in extrem kurzen Zeiten. Eine Möglichkeit immer kleinere Strukturen zu realisieren besteht darin, die Elektronenstrahllithographie (E-Beam) zu verwenden. Der Einsatz eines E-Beams als Lithographie-Tool hat gegenüber der optischen Lithographie den Vorteil, daß wesentlich kleinere Strukturen erzeugt werden können. Die Umsetzung der Strukturen in der Lackmaske auf anderen Materialien (z.B. Gate- Polysilizium oder TEOS-Hartmaske) macht bei der Verwendung von PMMA-Lacken große Probleme. Aufgrund der zu kleinen Beschleunigungsspannungen des E-Beams ist es auch nicht möglich einen DUV-Lack ( D eep UV ) zu verwenden, da dieser nicht gut belichtet werden kann.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 36% of the total text.

- 48 -

Bauelemente

Herstellungsverfahren von Hartmasken für Trockenätzungen ohneLackmaskentrockenätzungen (für Lithographie mit PMMA-Lack)

Idee: Dr.Stephan Pindl, Petershausen; Dr. Dirk Schumann, München

Die ULSI-Technologie ( U ltra  L arge  S cale  I ntegration) im Bereich CMOS fordert ein sehraggressives Justieren der Devices in extrem kurzen Zeiten. Eine Möglichkeit immer kleinereStrukturen zu realisieren besteht darin, die Elektronenstrahllithographie (E-Beam) zuverwenden. Der Einsatz eines E-Beams als Lithographie-Tool hat gegenüber der optischenLithographie den Vorteil, daß wesentlich kleinere Strukturen erzeugt werden können. DieUmsetzung der Strukturen in der Lackmaske auf anderen Materialien (z.B. Gate-Polysilizium oder TEOS-Hartmaske) macht bei der Verwendung von PMMA-Lacken großeProbleme. Aufgrund der zu kleinen Beschleunigungsspannungen des E-Beams ist es auchnicht möglich einen DUV-Lack ( D eep  UV ) zu verwenden, da dieser nicht gut belichtetwerden kann.

Folgend werden zwei Möglichkeiten dargestellt die beschriebenen Probleme zu umgehenindem eine Hartmaske für die Gatestrukturierung ohne Verwendung einesTrockenätzschrittes, sondern durch Ausnutzung der unterschiedlichen Oxidationsraten vonSilizium in unterschiedlich dotierten Siliziumgebieten erzeugt wird.

Als erstes Ausführungsbeispiel dient die Erzeugung sehr kleiner Gate-Polystege. Hierbeigeht man von einem konventionellen CMOS-Prozeß aus, der bis zur Ausscheidung derGate-Polysiliziumschicht (3) (Substrat (1), Gateoxid (2)) vorangetrieben wurde (vgl. Fig.1a). Es folgt die Abscheidung einer typischerweise 10-100nm dicken TEOS-Schicht (4), diespäter als Ätzstopschicht dient und die Abscheidung einer typischerweise 20-100nm dickenPolysiliziumschicht (5) (vgl. Fig. 1b). Auf dieses Konglomerat wird der PMMA-Lack (6)aufgebracht und belichtet (vgl. Fig. 1c). Es folgt die Implantation eines n-Typ-Dotierstoffes(z.B. Phosphor) mit niedriger Energie und hoher Dosis, so daß außerhalb des Lackbereichesnur die obere Polysiliziumschicht n + -dotiert ist (vgl. Fig. 1d, Schicht 5‘). Nach demEntfernen des PMMA-Lackes erfolgt nun eine Oxidation der Oberfläche, die im n + -dotiertenBereich deutlich schneller als im undotierten Bereich verläuft. Die sich so ergebendeOxidschicht (7) ist folglich unterschiedlich dick (vgl. Fig. 1e). Es folgt eine Oxid-Naßätzung, wobei die Ätzung derart erfolgt, daß die obere Oxidschicht im dünnerenBereich entfernt, im dickeren Bereich jedoch noch nicht entfernt wird (vgl. Fig. 1f). Somitwurde eine Oxid-Hartmaske (7‘) erzeugt. Nach einer Silizium-Trockenätzung mit Stop aufTEOS-Ätzstopschicht (Schicht 5‘‘) und einer Oxid-Trockenätzung mit Stop auf dem Gate-Polysilizium (Schicht 4‘) bzw. auf der oberen Polyschicht (Fig. 1g) erfolgt eine erneuteSilizium-Trockenätzung des Gate-Polysiliziums (Fig. 1h, Schicht 3‘). Gleichzeitig wird dieobere Polyschicht entfernt. Die Ätzung stoppt auf dem Gateoxid bzw. auf der TEOS-

Siemens Tec...