Browse Prior Art Database

FlipChip-Verfahren mit zwei getrennten Chips für Logik-und für Pad/ESD-Regionen

IP.com Disclosure Number: IPCOM000017044D
Original Publication Date: 1999-Jul-01
Included in the Prior Art Database: 2003-Jul-22
Document File: 2 page(s) / 17K

Publishing Venue

Siemens

Related People

Manfred Hermann: AUTHOR

Abstract

Bei den bekannten Verfahren zur elektrischen Kontaktierung von integrierten Schaltkreisen, werden die Anschlußpads mittels Drahtbonding elektrische kontaktiert. Dieses Vorgehen erfordert ein „am Rand des Chips Liegen“ aller Anschlußpads (vgl. Fig. 1). Da gerade bei kleineren Chips oder bei großen Pinzahlen der Umfang des Chips nicht ausreicht, um die benötigte Anzahl der Anschlußpads anzuordnen, müssen hier teilweise die Anschlußpad- Kränze künstlich aufgeweitet werden.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 54% of the total text.

- 93 -

Bauelemente

FlipChip-Verfahren mit zwei getrennten Chips für Logik- und fürPad/ESD-Regionen

Idee: Manfred Hermann, Holzkirchen

Bei den bekannten Verfahren zur elektrischen Kontaktierung von integrierten Schaltkreisen,werden die Anschlußpads mittels Drahtbonding elektrische kontaktiert. Dieses Vorgehenerfordert ein „am Rand des Chips Liegen“ aller Anschlußpads (vgl. Fig. 1). Da gerade beikleineren Chips oder bei großen Pinzahlen der Umfang des Chips nicht ausreicht, um diebenötigte Anzahl der Anschlußpads anzuordnen, müssen hier teilweise die Anschlußpad-Kränze künstlich aufgeweitet werden.

Es ist daher bekannt die Pad-Pitches weiter zu reduzieren, um so eine Aufweitung desAnschlußpad-Kranzes und eine dadurch induzierte Bauteilvergrößerung zu vermeiden. Beisehr großen Designs läßt sich aufgrund der hohen Anschlußpad-Anzahl trotz Ergreifendieser Maßnahme ein Aufweiten des Anschlußpad-Kranzes nicht immer vermeiden.

Es hat sich daher als vorteilhaft erwiesen die Funktionen des Gesamtbauteils auf mindestenszwei Chips aufzuteilen. Hierbei enthält ein Chip die Logik und eine entsprechende Anzahlvon Metallanschlußflächen (vgl. Fig. 2a), während ein zweiter Chip, der als Carrierbezeichnet werden kann, die ESD-Strukturen und die Umverdrahtung aufnimmt (vgl. Fig.2b). Durch diese Aufteilung der Funktionen benötigt der als Carrier bezeichnete zweite Chipkeine Feinstrukturen mehr und kann somit in einem günstigeren, für die ESD-Anforderungen optimalen...