Browse Prior Art Database

Selbstjustierender Prozeß für Flashzelle mit hohem Kopplungsverhältnis

IP.com Disclosure Number: IPCOM000017081D
Original Publication Date: 1999-Oct-01
Included in the Prior Art Database: 2003-Jul-22
Document File: 3 page(s) / 23K

Publishing Venue

Siemens

Related People

Erhard Landgraf: AUTHOR [+3]

Abstract

München; Dr. Dirk Schumann, München; Eve-Marie Martin, München Zur Reduktion der Programmier- und Löschspannungen von floating-gate-EEPROMS’s wird allgemein angestrebt, eine Koppelfläche zwischen dem control gate (cg) und dem floating-gate (fg) im Vergleich zu einer Fläche zwischen dem fg und dem Substrat bzw. den Source/Drain- Gebieten zu erhöhen. Zugleich soll aber der Platzbedarf pro Speicherzelle möglichst klein sein.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 51% of the total text.

- 24 -

Bauelemente

Selbstjustierender Prozeß für Flashzelle mit hohemKopplungsverhältnis

Idee: Erhard Landgraf, München; Dr. Josef Willer, Riemerling; Dr. Franz Hofmann,

München; Dr. Dirk Schumann, München; Eve-Marie Martin, München

Zur Reduktion der Programmier- und Löschspannungen von floating-gate-EEPROMS’s wirdallgemein angestrebt, eine Koppelfläche zwischen dem control gate (cg) und dem floating-gate(fg) im Vergleich zu einer Fläche zwischen dem fg und dem Substrat bzw. den Source/Drain-Gebieten zu erhöhen. Zugleich soll aber der Platzbedarf pro Speicherzelle möglichst klein sein.

Das im folgenden beschriebene Verfahren ermöglicht die Erzeugung eines EEPROMS‘, der dieobengenannten Anforderungen erfüllt. In einer Hilfsschicht wird eine Vertiefung erzeugt, die eindarunter angeordnetes Substrat freilegt. Am Boden der Vertiefung wird ein Dielektrikum erzeugt.Unter Ausnutzung der Flanken der Vertiefung werden in der Vertiefung das fg und das cg einerSpeicherzelle erzeugt, so daß ohne Erhöhung des Platzbedarfs die Koppelfläche im Vergleich zurein planaren Anordnungen vergrößert wird. Die Hilfsschicht wird entfernt, so daß selbstjustiertzum fg zwei Source/Drain-Gebiete der Speicherzelle in Höhe des Dielektrikums durchImplantation im Substrat erzeugt werden können. Vorzugsweise wird zwischen Hilfsschicht undSubstrat eine Ätzstop-Schicht erzeugt, um dieselbe Höhe der Source/Drain-Gebiete und desDielektrikums zu gewährleisten. STI-Gräben, die tiefer als die Source/Drain-Gebiete reichen,können zueinander benachbarte Speicherzellen voneinander trennen. Die Vertiefungen derSpeicherzellen können selbstjustiert zwischen den STI-Gräben erzeugt werden, indem dieHilfsschicht mit Hilfe einer streifenförmigen Maske, deren Streifen quer zu den STI-Gräbenverlaufen, selektiv zu den mit isolierendem Material gefüllten STI-Gräben geätzt wird. Dadurchlassen sich auch die Wortleitungen, die aus zusammenhängenden cg’s besteht, selbstjustiertzwischen den Streifen der Maske erzeugen.

Besonders einfach läßt sich eine NAND-Architektur realisieren, bei der Speicherzellen in Reihegeschaltet sind und eine Bitleitung bilden. Mit weiteren vorteilhaften Prozeßschritten läßt sich eineNOR-Architektur, bei der Speicherzellen parallel geschaltet und mit einer Bitleitung verbundensind, realisieren: HDD-Anteile von ersten Source/Drain-Gebiete der Speicherzellen werden inForm von zusammenhängenden Streifen (Common Ground), die durch die quer dazuverl...