Browse Prior Art Database

Verringerung der Lackdicke durch ganzflächige Belichtung mit geringer Dosis

IP.com Disclosure Number: IPCOM000017157D
Original Publication Date: 2000-Jan-01
Included in the Prior Art Database: 2003-Jul-22
Document File: 2 page(s) / 21K

Publishing Venue

Siemens

Related People

Andreas Rusch: AUTHOR [+5]

Abstract

Sollen auf einem Wafer mit starken Topologieschwankungen (z.B. durch Gräben) zur Regelung der Schwellspannung einzelner Transistoren die entsprechenden Transistor- Grabenwände Implantationen erhalten, so sind die übrigen Transistoren vor der Implantation zu schützen. Dies wird bei vertikalen Transistoren, deren Kanalgebiet sich z.B. entlang von Grabenwänden erstreckt, üblicherweise dadurch erreicht, daß die zu schützenden Bereiche mit einer Lackschicht überzogen werden. Da die entsprechenden Transistoren z.B. über die gesamte Grabentiefe b dotiert werden sollen, dürfen die Kanten der umliegenden Gräbenwände und des Lackes das zu dotierende Gebiet nicht beschatten. Der Winkel a der Programmierimplantation wird also, wie in Fig. 1 zu erkennen, durch die Grabenweite c und die Grabentiefe b begrenzt. Der sich ergebende Abstand e wird durch die Lackhöhe d und durch eine mögliche Dejustierung der Belichtung bestimmt. Es wird angestrebt, den Abstand e durch Verringerung der Lackdicke zu verkleinern und dadurch die Lackkante bis zur Grabenkante zu ziehen. Das für die Implantation zur Verfügung stehende Prozeßfenster kann durch eine Reduktion der Lackdicke deutlich vergrößert werden.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 52% of the total text.

- 34 -

Bauelemente

Verringerung der Lackdicke durch ganzflächige Belichtung mit geringerDosis

Idee: Andreas Rusch, Dresden; Dr. Yoichi Otani, Weixdorf;

Steffen Rothenhäußer, Dresden; Johannes Kowalewski, Dresden;Rico Prescher, Dresden

Sollen auf einem Wafer mit starken Topologieschwankungen (z.B. durch Gräben) zurRegelung der Schwellspannung einzelner Transistoren die entsprechenden Transistor-Grabenwände Implantationen erhalten, so sind die übrigen Transistoren vor derImplantation zu schützen. Dies wird bei vertikalen Transistoren, deren Kanalgebiet sich z.B.entlang von Grabenwänden erstreckt, üblicherweise dadurch erreicht, daß die zuschützenden Bereiche mit einer Lackschicht überzogen werden.

Da die entsprechenden Transistoren z.B. über die gesamte � Grabentiefe b dotiert werdensollen, dürfen die Kanten der umliegenden Gräbenwände und des Lackes das zu dotierendeGebiet nicht beschatten. Der Winkel a der Programmierimplantation wird also, wie in Fig. 1zu erkennen, durch die Grabenweite c und die Grabentiefe b begrenzt. Der sich ergebendeAbstand e wird durch die Lackhöhe d und durch eine mögliche Dejustierung der Belichtungbestimmt.� Es wird angestrebt, den Abstand e durch Verringerung der Lackdicke zuverkleinern und dadurch die Lackkante bis zur Grabenkante zu ziehen. Das für dieImplantation zur Verfügung stehende Prozeßfenster kann durch eine Reduktion derLackdicke deutlich vergrößert werden.

Da das Aufschleudern von dünnerem Lack auf Wafer mit starker Topologieschwankung zuVerwirbelungen führt und bei einer nachträglichen Strukturierung einer normal dickenLackschicht mittels Ätzung die Gefahr eines Angriffes auf die lackfreien Gebiete besteht,wird folgend ein neuartiges Verfahren vorgeschlagen, das die Nachteile der bekanntenLösungen umgeht. Hierfür wird auf den Wafer eine normal dicke Lackschicht (z.B.

Z 0 =1µm)� aufgetragen. Die Gebiete, auf denen sich anschließend eine dünnere Lackschichtbefinden soll, werden mit einer geringen Dosis (z.B. D 1 =800J) belichtet, so d...