Browse Prior Art Database

Detektion periodisch verteilter Ausfälle von IC’s auf Wafern

IP.com Disclosure Number: IPCOM000017164D
Original Publication Date: 2000-Jan-01
Included in the Prior Art Database: 2003-Jul-22
Document File: 1 page(s) / 14K

Publishing Venue

Siemens

Related People

Dr. Johannes Kaspar: AUTHOR

Abstract

Um die komplette Fläche von Silizumwafern in einem Halbleiterfertigungsprozeß auszunutzen, ist es üblich, mehrere ICs auf einem Wafer parallel zu prozessieren. Aufgrund fertigungstechnischer Probleme (z.B. bei lithographischen Prozessen) kann es dabei zu periodischen Ausfallmustern auf dem Wafer kommen. Einen weiteren Grund des Auftretens periodischer Ausfallmuster stellen Meßprobleme bei der Durchführung paralleler Tests (gleichzeitiges Messen mehrerer Systeme ) und Multisite-Multiplex Tests (gleichzeitiges Kontaktieren mehrerer Chips auf dem Wafer, Messung nacheinander) dar, die zum Verwurf von fehlerfreien ICs führen. Zur frühzeitigen Feststellung von Fertigungsproblemen und zur Vermeidung unnötiger Ausbeuteprobleme wird daher vorgeschlagen, ein Mustererkennungsprogramm in die Testsoftware des Testequipments zu integrieren, welches speziell periodische Ausfallmuster unabhängig davon erkennt, ob diese von Zeile zu Zeile gegeneinander verschoben sind.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 60% of the total text.

- 46 -

Bauelemente

Detektion periodisch verteilter Ausfälle von IC’s auf Wafern

Idee: Dr. Johannes Kaspar, Villach (Österreich)

Um die komplette Fläche von Silizumwafern in einem Halbleiterfertigungsprozeßauszunutzen, ist es üblich, mehrere ICs auf einem Wafer parallel zu prozessieren. Aufgrundfertigungstechnischer Probleme (z.B. bei lithographischen Prozessen) kann es dabei zuperiodischen Ausfallmustern auf dem Wafer kommen. Einen weiteren Grund des Auftretensperiodischer Ausfallmuster stellen Meßprobleme bei der Durchführung paralleler Tests(gleichzeitiges Messen mehrerer Systeme ) und Multisite-Multiplex Tests (gleichzeitigesKontaktieren mehrerer Chips auf dem Wafer, Messung nacheinander)� dar, die zum Verwurfvon fehlerfreien ICs führen.

Zur frühzeitigen Feststellung von Fertigungsproblemen und zur Vermeidung unnötigerAusbeuteprobleme wird daher vorgeschlagen, ein Mustererkennungsprogramm in dieTestsoftware des Testequipments zu integrieren, welches speziell periodische Ausfallmusterunabhängig davon erkennt, ob diese von Zeile zu Zeile gegeneinander verschoben sind.

Die beschriebene Funktionalität des Mustererkennungsprogramm wird durch einmehrstufiges Vorgehen erreicht. In einer ersten Verfahrensstufe erkennt dasMustererkennungsprogramm überlagerte „Ausfallflecken“, die intern entfernt werden,indem die betroffenen ICs mit dem Status „Pass“ versehen werden. Die verbleibenden, miteinem Status „Fail“ versehenen ICs werden anschließend herangezoge...