Browse Prior Art Database

Differentieller CMOS-Ausgangstreiber für hohe Geschwindigkeiten

IP.com Disclosure Number: IPCOM000017285D
Original Publication Date: 2000-Jul-01
Included in the Prior Art Database: 2003-Jul-25
Document File: 2 page(s) / 21K

Publishing Venue

Siemens

Related People

Karl Schrödinger: AUTHOR

Abstract

Ein Hochgeschwindigkeitsinterface entsprechend einem Vorschlag der IEEE 802.3 High Speed Study Group vom November 1999 (Fig. 1) hat den Nachteil einer hohen Stromaufnahme beim Treiben von Lasten, d. h. bei einem typischen Hub von V out = 650 mV pro Ausgang und einem Strom Iout von +/- 5,5 mA am Empfänger ergibt sich ein zusätzlicher Stom durch intern im Treiber vorhandene Widerstände von 3 x I out . Somit ist der Wirkungsgrad relativ schlecht. Die Stromaufnahme kann halbiert werden, indem die Widerstände R1 durch Schalter ersetzt werden und ein Parallelwiderstand eingebaut wird. Der zusätzliche Strom im Treiber selbst kann damit auf 1/3 (1 x I out ) gesenkt werden. Zusätzlich ist eine Enable-Schaltung vorhanden, welche die Schaltung kompatibel zu einem CML-Interface (Last gegen Vdd) macht.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 65% of the total text.

-� � 6� � -

Bauelemente

Differentieller CMOS-Ausgangstreiber für hohe Geschwindigkeiten

Idee: Karl Schrödinger, Berlin

Ein Hochgeschwindigkeitsinterface entsprechend einem Vorschlag der IEEE 802.3 HighSpeed Study Group vom November 1999 (Fig. 1) hat den Nachteil einer hohenStromaufnahme beim Treiben von Lasten, d. h. bei einem typischen Hub von V out� = 650 mVpro Ausgang und einem Strom Iout von +/- 5,5 mA am Empfänger ergibt sich einzusätzlicher Stom durch intern im Treiber vorhandene Widerstände von 3 x I out . Somit istder Wirkungsgrad relativ schlecht.

Die Stromaufnahme kann halbiert werden, indem die Widerstände R1 durch Schalter ersetztwerden und ein Parallelwiderstand eingebaut wird. Der zusätzliche Strom im Treiber selbstkann damit auf 1/3 (1 x I out ) gesenkt werden. Zusätzlich ist eine Enable-Schaltungvorhanden, welche die Schaltung kompatibel zu einem CML-Interface (Last gegen Vdd)macht.

Fig. 2 zeigt ein Ausführungsbeispiel. Die Widerstände R1 in Fig.1 werden durchTransistoren T3, T4 (beide n-Kanal MOS) und einen Parallelwiderstand ersetzt.

Die Transistoren T3, T4 werden durch eine geeignete Treiberschaltung TR1 so angesteuert,dass nur jeweils T1 und T4 bzw. T2 und T3 in Fig. 2 (alle n-Kanal MOS) leitend sind unddamit nur Ströme in den Widerständen R2 und R3 fließen können. Der Ausgangspegel Voutder Treiberschaltung TR1 ist im normalen Betriebsfall (en=low) so festgelegt, dass dieTransistoren T3 und T4 in Fig. 2 durchgeschaltet werden.

Weiterhin enth...