Browse Prior Art Database

Waverlevelassembly unter Berücksichtigung einer Chipkantenstruktur mit verbesserter Zuverlässigkeit für Bare-Die-Packages (BDP) und micro Bare-Die-Packages (mBDP)

IP.com Disclosure Number: IPCOM000017295D
Original Publication Date: 2000-Jul-01
Included in the Prior Art Database: 2003-Jul-25
Document File: 2 page(s) / 18K

Publishing Venue

Siemens

Related People

Johann Winderl: AUTHOR [+3]

Abstract

Bei der Herstellung von Chips sind verschiedene Probleme, welche erst in der Anwendung auftreten, zu berücksichtigen. Zum einen müssen die Chips genügend Schutz vor mechanischen Einwirkungen haben, welche beim Transport und in der Montage auftreten, zum anderen müssen sie gegen Delamination an kritischen Stellen geschützt sein (Korrosionsschutz). Unter Berücksichtigung dieser Anforderungen, ist eine hohe Genauigkeit der Aussengeometrie zu gewährleisten.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 52% of the total text.

-   27   -

Bauelemente

Waverlevelassembly unter Berücksichtigung einer Chipkantenstrukturmit verbesserter Zuverlässigkeit für Bare-Die-Packages (BDP) und microBare-Die-Packages (mBDP)

Idee: Johann Winderl, Regensburg; Dr. Thomas Münch, Regensburg;

Christian Hauser, Regensburg

Bei der Herstellung von Chips sind verschiedene Probleme, welche erst in der Anwendungauftreten, zu berücksichtigen. Zum einen müssen die Chips genügend Schutz vormechanischen Einwirkungen haben, welche beim Transport und in der Montage auftreten,zum anderen müssen sie gegen Delamination an kritischen Stellen geschützt sein(Korrosionsschutz). Unter Berücksichtigung dieser Anforderungen, ist eine hoheGenauigkeit der Aussengeometrie zu gewährleisten.

Bisher wurde dies erreicht, indem der Chip nachträglich durch verschiedene Verfahren miteinem Rahmen/ einer Verkapselung versehen wurde.

Das folgend beschriebene Verfahren erzeugt den Schutz implizit im Herstellungsprozess,wodurch eine Rationalisierung erreicht wird. Durch die Erzeugung von Vertiefungen(morphologische Elemente, sog. Strassen) zwischen den Strukturen eines Substrates (z.B.Halbleiter Wafer), die wiederum vollständig mittels eines Interfilling Prozesses mitWerkstoffen verfüllt werden, wird der Chip verkapselt. Die Werkstoffe dienen sowohl zurmechanischen und/oder elektrischen Verbindung zwischen Halbleiter undVerdrahtungsträger, als auch zum mechanischen Kantenschutz des vereinzelten Körpers(z.B. Chip) nach vollständiger Durchtrennung des Substrates (z.B. Waferscheibe). DieErzeugung eines sogenannten Labyrinth-Profiles (Querschnitt) erzielt eine definierteRisslänge (Stoppdimension) bei einer möglichen Materialdelamination, bzw. dient alsFeuchtefalle im Falle einer Delamination.

Das Verfahren gliedert sich im Wesentlichen in zwei...