Browse Prior Art Database

Optical Clock Tree

IP.com Disclosure Number: IPCOM000017529D
Original Publication Date: 2001-Apr-01
Included in the Prior Art Database: 2003-Jul-23
Document File: 1 page(s) / 17K

Publishing Venue

Siemens

Related People

Alfred Hesener: AUTHOR

Abstract

An die Synchronisation der Schaltkreise hochintegrierter Schaltungen (System-on-Chip) werden mit steigender Komplexität immer höhere Anforderungen gestellt. Die Verteilung des Systemtakts stellt daher ein bedeutendes Problem dar, für dessen Lösung bisher die „Clock-Tree-Synthese“ mit aufwendigen Post-Layout-Simulationen und gegebenenfalls umfangreichen Nacharbeiten erforderlich ist. Dabei bereitet die Integration sogenannter Hard-Macros in das übergeordnete Taktschema besondere Schwierigkeiten. Bei größeren Chip-Redesigns muss das Taktnetz völlig neu erstellt werden. Erfindungsgemäß wird das Problem durch optische Verteilung des Takts auf dem Chip gelöst. Die Laufzeiten der optischen Signale sind sehr klein und das ganze Timing ist weder von der elektrischen Belastung noch von parasitären Induktivitäten und Kapazitäten abhängig. Zur Taktgabe kann ein Halbleiterlaser auf dem Chip integriert oder extern realisiert werden. In den einzelnen Chipblöcken werden Photodioden und Elemente zur Taktrückgewinnung zusammen mit einer bearbeiteten Passivierungsschicht integriert.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 91% of the total text.

-� � 28� � -

Bauelemente

Optical Clock Tree

Idee: Alfred Hesener, München

An die Synchronisation der Schaltkreise hochintegrierter Schaltungen (System-on-Chip) werdenmit steigender Komplexität immer höhere Anforderungen gestellt. Die Verteilung des Systemtaktsstellt daher ein bedeutendes Problem dar, für dessen Lösung bisher die „Clock-Tree-Synthese“mit aufwendigen Post-Layout-Simulationen und gegebenenfalls umfangreichen Nacharbeitenerforderlich ist. Dabei bereitet die Integration sogenannter Hard-Macros in das übergeordneteTaktschema besondere Schwierigkeiten. Bei größeren Chip-Redesigns muss das Taktnetz völligneu erstellt werden.

Erfindungsgemäß wird das Problem durch optische Verteilung des Takts auf dem Chip gelöst.Die Laufzeiten der optischen Signale sind sehr klein und das ganze Timing ist weder von derelektrischen Belastung noch von parasitären Induktivitäten und Kapazitäten abhängig. ZurTaktgabe kann ein Halbleiterlaser auf dem Chip integriert oder extern realisiert werden. In deneinzelnen Chipblöcken werden Photodioden und Elemente zur Taktrückgewinnung zusammen miteiner bearbeiteten Passivierungsschicht integriert.

Neuartig an der Lösung ist die Verwendung optischer Elemente wie Photodioden undHalbleiterlasern auf integrierten Schaltungen, ein standardisiertes Anschlussformat an dasübergeordnete Taktnetz sowie die Herstellung „flacher“ Lichtleiter mit halbleiterüblichenFertigungsverfahren.

Figur

Clock Gen. Block 1. Block 2.

Block 3. B...