Browse Prior Art Database

Nutzung von Tunneloxiden in embedded NVM-Prozessen zur Erzeugung von Transistoren mit höheren Spannungsfestigkeiten

IP.com Disclosure Number: IPCOM000017727D
Original Publication Date: 2001-Jul-01
Included in the Prior Art Database: 2003-Jul-23
Document File: 2 page(s) / 14K

Publishing Venue

Siemens

Related People

Oliver Gehring: AUTHOR [+2]

Abstract

Zur Herstellung von embedded NVM-Technologien, das sind nichtflüchtige Speicher mit eingebautem Logikteil, werden verschiedene Typen von Transistoren benötigt, um die unterschiedlichen, z.T. gegensätzlichen Anforderungen hinsichtlich Spannungsfestigkeit und Schaltfrequenz zu erfüllen. Der Aufwand zur Erstellung dieser Typenvielfalt muß aus Gründen der Kosten und Komplexität möglichst niedrig gehalten werden. Insbesondere bei den derzeit gefertigten Technologien besteht der Drang durch Absenkung der Einsatzspannung der Logiktransistoren die Performance zu erhöhen, womit auch die Betriebsspannung des Logikteils sinkt (2,5 .... 1,8 .... 1,5 V). Andererseits muß die integrierte Schaltung nach außen hin aber höhere Spannungen von z.B. 3,3 V treiben können, um branchenübliche Standards wie z.B. PCI erfüllen zu können. Bisher mußten extra Dual-Gateoxid-Optionen in den Prozeß eingebaut werden. Dabei wurde in einigen Bereichen des Chips das Gateoxid abgelöst und nochmals neu aufgewachsen, um eine zweite Gateoxiddicke herzustellen.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 64% of the total text.

- 120 -

Industrie

Nutzung von Tunneloxiden in embedded NVM-Prozessen zur Erzeugungvon Transistoren mit höheren Spannungsfestigkeiten

Idee: Oliver Gehring, Dresden; Mayk Röhrich, Dresden

Zur Herstellung von embedded NVM-Technologien, das sind nichtflüchtige Speicher miteingebautem Logikteil, werden verschiedene Typen von Transistoren benötigt, um dieunterschiedlichen, z.T. gegensätzlichen Anforderungen hinsichtlich Spannungsfestigkeit undSchaltfrequenz zu erfüllen. Der Aufwand zur Erstellung dieser Typenvielfalt muß aus Gründen derKosten und Komplexität möglichst niedrig gehalten werden. Insbesondere bei den derzeitgefertigten Technologien besteht der Drang durch Absenkung der Einsatzspannung derLogiktransistoren die Performance zu erhöhen, womit auch die Betriebsspannung des Logikteilssinkt (2,5 .... 1,8 .... 1,5 V). Andererseits muß die integrierte Schaltung nach außen hin aberhöhere Spannungen von z.B. 3,3 V treiben können, um branchenübliche Standards wie z.B. PCIerfüllen zu können.

Bisher mußten extra Dual-Gateoxid-Optionen in den Prozeß eingebaut werden. Dabei wurde ineinigen Bereichen des Chips das Gateoxid abgelöst und nochmals neu aufgewachsen, um einezweite Gateoxiddicke herzustellen.

Die Idee ist es, das Tunneloxid, welches ohnehin für den NVM-Teil hergestellt werden muß, auchfür die 3,3 V tauglichen Transistoren zu verwenden. Ein typischer Prozeßablauf sieht dannfolgendermaßen aus:

1.� � � � Herstellung eines Hochvoltoxides

2.� � � � Abl�...