Browse Prior Art Database

Burried Layer Kontaktierung & Isolationsprozess für BICMOS und SPT Technologien

IP.com Disclosure Number: IPCOM000017802D
Original Publication Date: 2001-Oct-01
Included in the Prior Art Database: 2003-Jul-23
Document File: 1 page(s) / 1M

Publishing Venue

Siemens

Related People

Rudolf Zelsacher: AUTHOR [+3]

Abstract

Bei derzeitigen Halbleiter-Herstellungsprozessen sind mehrere verschiedene Schritte zur Herstellung einer leitenden Verbindungsoberfläche zur burried layer (meist „Kollektor tief“ oder „n-Sinker" genannt) und zur Herstellung der Isolation (meist ein oder zwei p- Diffusionsschritte) notwendig. Dies geschah bisher durch Diffusionsprozesse, die zum Teil vor und zum Teil nach der Epitaxie gemacht wurden. Durch die hier beschriebene Erfindung soll dieser Gesamtprozeß vereinfacht werden. Mit denselben Arbeitsschritten soll erstens der Kontakt zu einer unter einer EPI-Schicht liegenden burried layer her- gestellt werden und zweitens (aber mit denselben Prozessschritten) eine Isolation von aktiven Gebieten voneinander erfolgen.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 61% of the total text.

Bauelemente

Burried Layer Kontaktierung &Isolationsprozess für BICMOS undSPT Technologien

Idee: Rudolf Zelsacher, A-Villach;

Dietmar Kotz, A-Villach;Thomas Krotscheck, A-Villach

Bei derzeitigen Halbleiter-Herstellungsprozessen sindmehrere verschiedene Schritte zur Herstellung einerleitenden� Verbindungsoberfläche� zur� burried� layer(meist „Kollektor tief“ oder „n-Sinker" genannt) undzur Herstellung der Isolation (meist ein oder zwei p-Diffusionsschritte)� notwendig.� Dies� geschah bisherdurch Diffusionsprozesse, die zum Teil vor und zumTeil nach der Epitaxie gemacht wurden.

Durch die� hier� beschriebene� Erfindung� soll� dieserGesamtprozeß vereinfacht� werden.� Mit� denselbenArbeitsschritten soll erstens� der� Kontakt� zu� einerunter einer EPI-Schicht liegenden burried layer her-gestellt� werden� und� zweitens� (aber� mit� denselbenProzessschritten) eine Isolation von aktiven Gebietenvoneinander erfolgen.

Die oben beschriebenen Schritte zur Herstellung derleitenden Verbindung und der Isolation werden weg-gelassen. Ansonsten erfolgt der Prozeß wie gewohntdurch Herstellung von DMOS, BIPOLAR undCMOS Elementen bis nach ZWOX.

Hier setzt der neue Vorschlag an: Dort wo Kontaktezur burried layer notwendig sind, wird ein „breitertrench" geätzt (Abbildung 1) und im selben Arbeits-gang wird dort, wo eine Isolation notwendig ist, ein„schmaler trench" geätzt. Es besteht auch die Mög-lichkeit einen breiten Kontakt über Substrat (nebenBurried-Layer) zu erzeugen. Dann erh...