Browse Prior Art Database

Verfahren und Schaltungsanordnung zur Kompensation unterschiedlicher Signallaufzeiten

IP.com Disclosure Number: IPCOM000018197D
Original Publication Date: 2002-Feb-01
Included in the Prior Art Database: 2003-Jul-23
Document File: 4 page(s) / 182K

Publishing Venue

Siemens

Related People

Horst Müller: AUTHOR

Abstract

Wenn Signale von einer oder verschiedenen Quellen (z.B. von verschiedenen Integrierten Schaltkreisen ICs oder Baugruppen) zu einem gemeinsamen Ziel geführt werden, um dort z.B. in einem weiteren IC zusammengefasst werden zu können, so tritt das Problem auf, dass unterschiedliche Laufzeiten in den ICs und auf den Verbindungsleitungen auftreten und ausgeglichen werden müssen. Dieses Problem tritt insbesondere dann auf, wenn die Signalbitrate an die Grenze der Verarbeitungssgeschwindigkeit der ICs kommt und die Laufzeiten auf den Verbindungslei- tungen in die Größenordnung der Taktperioden der zu verarbeitenden Signale kommt. Dies ist z.B. der Fall, wenn ein STM-256 Signal nach dem europäi- schen Standard der Synchronen Digital Hierarchie SDH bzw. ein OC-768 Signal nach dem nordameri- kanischen Standard Synchronous Optical Network SONET mit einer Bitrate von 40 Gbit/s verarbeitet werden soll. Um dieses 40 Gbit/s Signal geräteintern zweckmäßigerweise in CMOS-Technologie verar- beiten zu können, wird das 40 Gbit/s Signal in 16 parallele Teilsignale aufgespaltet. Diese 16 Teilsig- nale können nun zueinander unterschiedliche Lauf- zeiten aufweisen. So bewirkt z.B. eine unterschiedli- che Länge der einzelnen Verbindungsleitungen der Teilsignale um z.B. 10cm bereits einen Laufzeitun- terschied um ca. 700ps. Bei einer Taktfrequenz von 2,5 GHz, entsprechend der Bitrate der 16 Teilsignale eines 40 Gbit/s Signals, entspricht dies fast zwei Taktperioden, so dass eine Verarbeitung dieser 16 Teilsignale mittels eines gemeinsamen Taktes ohne vorherigen Laufzeitausgleich nicht möglich ist. Derzeit ist keine technische Lösung dieses Problems bekannt.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 21% of the total text.

Information / Kommunikation

Verfahren und Schaltungsanord-nung zur Kompensation unter-schiedlicher Signallaufzeiten

Idee: Horst Müller, München

Wenn Signale von einer oder verschiedenen Quellen(z.B.� von� verschiedenen� Integrierten SchaltkreisenICs oder Baugruppen) zu einem gemeinsamen Zielgeführt werden, um dort z.B. in einem weiteren ICzusammengefasst werden� zu� können,� so� tritt� dasProblem auf, dass unterschiedliche Laufzeiten in denICs und auf den Verbindungsleitungen auftreten undausgeglichen werden müssen.� Dieses� Problem� trittinsbesondere dann auf, wenn die Signalbitrate an dieGrenze der� Verarbeitungssgeschwindigkeit� der� ICskommt und die Laufzeiten auf den Verbindungslei-tungen in die Größenordnung der Taktperioden derzu verarbeitenden Signale kommt. Dies ist z.B. derFall, wenn ein STM-256 Signal nach dem europäi-schen Standard der� Synchronen� Digital� HierarchieSDH bzw. ein OC-768 Signal nach dem nordameri-kanischen Standard� Synchronous� Optical� NetworkSONET mit einer Bitrate von 40 Gbit/s verarbeitetwerden soll. Um dieses 40 Gbit/s Signal geräteinternzweckmäßigerweise� in� CMOS-Technologie verar-beiten zu können, wird das 40 Gbit/s Signal in 16parallele Teilsignale aufgespaltet. Diese 16 Teilsig-nale können nun zueinander unterschiedliche Lauf-zeiten aufweisen. So bewirkt z.B. eine unterschiedli-che Länge der einzelnen Verbindungsleitungen derTeilsignale um z.B. 10cm bereits einen Laufzeitun-terschied um ca. 700ps. Bei einer Taktfrequenz von2,5 GHz, entsprechend der Bitrate der 16 Teilsignaleeines� 40� Gbit/s� Signals,� entspricht dies fast zweiTaktperioden,� so� dass� eine� Verarbeitung� dieser� 16Teilsignale mittels eines gemeinsamen Taktes ohnevorherigen Laufzeitausgleich nicht möglich ist.

Derzeit ist keine technische Lösung dieses Problemsbekannt.

Die Idee besteht in der Durchführung eines Laufzeit-ausgleichs innerhalb einer Periode.

Das im folgenden vorgestellte Verfahren beschreibteine Lösung� des� Problems,� wie� Signale� von� einerbzw. von n verschiedenen Datenquellen Q1 bis Qn(z.B. Integrierten Schaltkreisen� ICs� oder� Baugrup-pen)� zu� einer� gemeinsamen� Datensenke� S geführtwerden und dort mit einem gemeinsamen Takt wei-terverarbeitet werden können (Figur 1).� � Die Daten-quellen übertragen über die DatenübertragungswegeD1 bis Dn - die jeweils aus einer einzigen Daten-übertragungsleitung oder aus einem Bündel von mDatenübertragungsleitungen bestehen können - ihreDaten an die Datensenke S. Hierbei treten sowohlunterschiedliche Laufzeiten der einzelnen Signale aufden Datenübertragungswegen D1 bis Dn sowie aufden m (hier: m = 16) einzelnen Datenübertragungs-

leitungen innerhalb einer Gruppe bedingt durch un-terschiedliche Leitungslängen als auch unterschiedli-che Laufzeiten der einzelnen Signale in der bzw. denn Quellen Ql bis Qn und in dem Ziel S auf. DieseLaufzeitunterschiede werden wie� im� folgenden� be-schrieben so weit ausgeglichen, dass eine gemeinsa-me Verarbeitung in der D...