Browse Prior Art Database

45°-Platzierung von ASIC’s für optimierten Längenausgleich von hochbitratigen Signalen ( [g179] 622 Mbit/s)

IP.com Disclosure Number: IPCOM000018221D
Original Publication Date: 2002-Apr-01
Included in the Prior Art Database: 2003-Jul-23
Document File: 1 page(s) / 195K

Publishing Venue

Siemens

Related People

Holger Krüger: AUTHOR

Abstract

Bei einem Leiterplattenlayout aus dem Bereich Übertragungstechnik werden häufig hochbitratige Signale mit mehr als 622 Mbit/s zwischen ASIC’s verdrahtet. Dabei wird oft die Möglichkeit des Auf- baus mit einem Mainboard und Babyboard verwen- det. Bei den hochbitratigen Signalen müssen Forde- rungen für gleiche Längen in den Anschlußleitungen erfüllt werden. Um eine effektive Wärmeableitung zu erzielen sollte der Stecker senkrecht in Längsrich- tung angeordnet werden. Ein Problem für das Layout stellt der begrenzte Platz auf dem Babyboard dar. In Abb. 1 ist die konventio- nelle Anordnung der ASIC’s zu sehen (die hier be- trachteten Signalleitungen des Babyboards sind grau dargestellt). Ein Längenausgleich bei mehreren Sig- nalen (Größenordnung [g179] 16 Signale) ist hier sehr aufwendig, zeitintensiv beim Erstellen des Layouts und kann unter Umständen gar nicht realisiert wer- den.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 93% of the total text.

Bauelemente

45°-Platzierung von ASIC’s für op-timierten Längenausgleich vonhochbitratigen Signalen (� � ‡� � 622Mbit/s)

Idee: Holger Krüger, München

Bei einem Leiterplattenlayout aus dem BereichÜbertragungstechnik werden häufig hochbitratigeSignale mit mehr als 622 Mbit/s zwischen ASIC’sverdrahtet. Dabei wird oft die Möglichkeit des Auf-baus mit einem Mainboard und Babyboard verwen-det. Bei den hochbitratigen Signalen müssen Forde-rungen für gleiche Längen in den Anschlußleitungenerfüllt werden. Um eine effektive Wärmeableitung zuerzielen sollte� der� Stecker� senkrecht� in� Längsrich-tung angeordnet werden.

Ein Problem für das Layout stellt der begrenzte Platzauf dem Babyboard dar. In Abb. 1 ist die konventio-nelle Anordnung der ASIC’s zu sehen (die hier be-trachteten Signalleitungen des Babyboards sind graudargestellt). Ein Längenausgleich bei mehreren Sig-nalen� (Größenordnung� � ‡� � � 16� Signale)� ist hier sehraufwendig, zeitintensiv beim Erstellen des Layoutsund kann unter Umständen gar nicht realisiert wer-den.

In Abb. 2 sind die ASIC’s in einem Winkel von 45°zueinander angeordnet. Die� längsten� Signale� sindkürzer als in Abb. 1. Somit müssen die kurzen Sig-nale nicht so viel verlängert werden. Bei mehrerenSignalen� (Größenordnung� � ‡� � 16� Signale)� wird� derSignal-Längenausgleich vereinfacht. Ein weitererVorteil gegenüber einer konventionellen ASIC-Anordnung� ist� eine� schnellere� Realisierbarkeit� desLeiterplattenlayo...