Browse Prior Art Database

Digitaler Funktionstest mit paralleler, rekonfigurierbarer Logik im lowcost-Bereich

IP.com Disclosure Number: IPCOM000018232D
Original Publication Date: 2002-Apr-01
Included in the Prior Art Database: 2003-Jul-23
Document File: 1 page(s) / 252K

Publishing Venue

Siemens

Related People

Ralph Friedrich: AUTHOR

Abstract

Für digitale Funktionstests von elektronischen Schaltungen gibt es bisher folgende Lösungsansätze: [g183] Vektortests (anlegen und abfragen von Test- vektoren) [g183] Nachbildung der Schnittstellen über Hardware- komponenten Für Vektortests wird eine Hardware mit teurer Pin- elektronik benötigt, bei der bei steigender Frequenz und Komplexität der Aufwand überproportional ansteigt. Die (kostengünstige) Hardware aus vielfäl- tigen Komponenten für den zweiten Lösungsansatz hat Nachteile wie schlechte Verfügbarkeit, schlechte Verträglichkeit der Komponenten und schlechte Hochfrequenzeigenschaften durch lange Leitungen.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 53% of the total text.

Bauelemente

Digitaler Funktionstest mit paral-leler, rekonfigurierbarer Logik imlowcost-Bereich

Idee: Ralph Friedrich, Erlangen

Für digitale Funktionstests von elektronischenSchaltungen gibt es bisher folgende Lösungsansätze:

•� � Vektortests� (anlegen � und� abfragen� von Test-vektoren)

•� � Nachbildung der Schnittstellen über Hardware-komponenten

Für Vektortests wird eine Hardware mit teurer Pin-elektronik benötigt, bei der bei steigender Frequenzund Komplexität der Aufwand überproportionalansteigt. Die (kostengünstige) Hardware aus vielfäl-tigen Komponenten für den zweiten Lösungsansatzhat Nachteile wie schlechte Verfügbarkeit, schlechteVerträglichkeit der Komponenten und schlechteHochfrequenzeigenschaften durch lange Leitungen.

Es wird� eine� Testunit� vorgeschlagen,� die� mehrere(preisgünstige) rekonfigurierbare Standard-FPGAs(Field Programmable Gate Arrays) parallel verwen-det,� wobei� die� jeweils� erforderliche Konfigurationwährend� der� Prüfung geladen� bzw.� erstellt� wird.Dadurch können zwei oder mehrere Hardwarekonfi-gurationen gleichzeitig aktiv sein (z.B. Bus-Emulation für PCI und Frequenzmessung). Die spe-zifischen FPGA Eigenschaften (z.B. programmierba-re Pullups� und� Pulldowns� für� Kontakttests,� pro-grammierbare Abschlusswiderstände für hohe Takt-frequenzen� durch� Impedanzanpassung)� können zurPrüfung genutzt werden. Das Laden der Konfigurati-onsdaten� vom� PC� erfolgt� ohne� weitere integrierteSchaltkreise, wobei die Anbindung an den PC überdie� PCI-Schnittstelle� hohe� Datenraten� ermöglicht.Die B...