Browse Prior Art Database

ESD Schutzstruktur für Leistungs-ICs mit Querstromfestigkeit und hoher Robustheit

IP.com Disclosure Number: IPCOM000018357D
Original Publication Date: 2002-Jun-01
Included in the Prior Art Database: 2003-Jul-23
Document File: 2 page(s) / 960K

Publishing Venue

Siemens

Related People

Gerhard Groos: AUTHOR

Abstract

In der Halbleitertechnologie benötigt man Strukturen zum Schutz gegen elektrostatische Entladungen ( E- lectrostatic Discharge - ESD), die Durchbruchspan- nungen unter denen der zu schützenden Bauelemente haben und im ESD-Fall den Strom der Entladung tragen können.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 53% of the total text.

Bauelemente

ESD Schutzstruktur für Leistungs-ICs mit Querstromfestigkeit undhoher Robustheit

Idee: Gerhard Groos, München

In der Halbleitertechnologie benötigt man Strukturenzum Schutz gegen elektrostatische Entladungen ( E-lectrostatic Discharge  - ESD), die Durchbruchspan-nungen unter denen der zu schützenden Bauelementehaben  und  im  ESD-Fall  den  Strom der Entladungtragen können.

Bei der Realisierung  von  ESD-Strukturen  ist  dieStromlokalisierung, insbesondere nahe der Silizium-oberfläche, ein Problem, weil sie im ESD-Fall einestark lokalisierte Wärmequelle und somit eine lokalsehr hohe Temperatur mit sich bringt, die das Bau-element schädigt.

Des Weiteren ist der Innenwiderstand der Strukturenim ESD-Fall ein wichtiger Parameter, der möglichstklein sein muss, um einen optimalen Schutz zu ge-währleisten.

Speziell in  der  Leistungs-IC-Technologie  ist  einweiterer Aspekt, inwieweit Querstrom, d.h. Elektro-nen, die an anderer Stelle ins Substrat injiziert wur-den, an der ESD-Struktur in die Kathode, und damitin die Schaltung gelangen können.

In der Leistungs-IC-Technologie gibt es für Durch-bruchspannungen von 7V eine querstromfeste ESD-Struktur („e0V“, s. Abb. 1) und im Wesentlichen auseinem npn-Transistor mit  einer  tiefen  n + -Schicht(Buried  Layer)  als  Emitter  und  einer  flachen n + -Diffusion als Kollektor besteht.

Im Folgendem wird eine Struktur vorgestellt, die beigleicher Fläche eine höhere ESD-Festigkeit hat alsder Stand  der  Technik  (entsprechend  „e0V“).  Siewird  zusammen  mit  Strukturen  gemäß  Stand derTechnik realisiert und es zeigt sich bei gleicher Flä-che eine um mindestens den Faktor 1,6 höhere HBM-Robustheit.

Die Struktur erreicht dies, indem zusätzlich zu demnpn ein pnp-Transistor integriert wird derart, dass

•   Durchbruchspannung und Querstromfestigkeiterhalten bleibt,

•   der pnp einen Teil des Stromes trägt,

•   der npn besser angesteuert wird,

•   aber dennoch  kein  Thyristor  zündet,  d.h.  dieSpannung auch bei hohem Strom nicht auf sehrgeringe Werte zurückspringt.

Durch diese Effekte verringert sich der Widerstandder Struktur und erreicht damit eine bessere Span-nungsbegrenzung und eine höhere Robustheit, ohne

die  Schutzeigenschaften  oder  Einsatzmöglichkeitenzu beschränken.

Der  pnp-Transistor  wird  realisiert (vgl. Abb. 2),indem  innerhalb  des  flachen  n + -Kollektors  die  n...