Browse Prior Art Database

Methode zur Unterdrückung des Register-Zugriffs bei defekten ASICs oder FPGAs

IP.com Disclosure Number: IPCOM000018461D
Original Publication Date: 2002-Sep-01
Included in the Prior Art Database: 2003-Jul-23
Document File: 1 page(s) / 186K

Publishing Venue

Siemens

Related People

Christian Magerle: AUTHOR

Abstract

In „Embedded“ Systemen werden sehr häufig ASICs und FPGAs verwendet, auf deren Inhalt vom Prozes- sor (bzw. dessen Software) zugegriffen wird. Ein Defekt des ASICs oder FPGAs kann zu einer Stö- rung des Programms (z.B. Blockieren der Hardware, Stackoverflow durch nichtbehandelte Fehlerzustän- de). Bisher wird der Programmablauf durch einzeln angeordnete Sonderbehandlungen während des Hochlaufs unterbrochen. Diese sind jedoch sehr fehleranfällig und erfordern einen hohen Testauf- wand.

This text was extracted from an ASCII text file.
This is the abbreviated version, containing approximately 61% of the total text.

Bauelemente

Methode zur Unterdrückung desRegister-Zugriffs bei defekten A-SICs oder FPGAs

Idee: Christian Magerle, AT–Wien

In „Embedded“ Systemen werden sehr häufig ASICsund FPGAs verwendet, auf deren Inhalt vom Prozes-sor  (bzw.  dessen Software)  zugegriffen  wird.  EinDefekt des ASICs oder FPGAs kann zu einer Stö-rung des Programms (z.B. Blockieren der Hardware,Stackoverflow  durch  nichtbehandelte Fehlerzustän-de). Bisher wird der Programmablauf durch einzelnangeordnete Sonderbehandlungen während desHochlaufs  unterbrochen.  Diese  sind jedoch sehrfehleranfällig  und  erfordern  einen  hohen Testauf-wand.

Zur  Vermeidung  des  Zugriffs  auf defekte ASICsbzw. FPGAs wird folgende Methode vorgeschlagen.Beim Anlauf der Software wird der externe Baustein(ASIC, FPGA, ...) auf seine Funktionsfähigkeit über-prüft. Wenn der weitere ungestörte Ablauf gewähr-leistet ist, kann  ein  Defekt  nach  außen  gemeldetwerden. Das Ergebnis dieser Prüfung wird dann beiallen weiteren Zugriffen wie folgt berücksichtigt:

1.     Die Adressen der Register der externen Baustei-ne  werden  in  einem  zusammenhängenden Ad-ressbereich festgelegt (=FPGA in Abb. 1).

2.     Alle Zugriffe erfolgen über ein spezielles Makrooder eine spezielle Funktion, wobei der Adress-offset des Registers als Parameter dient.

3.     Ist der externe Baustein funktionstüchtig, erfolgtder  Zugriff  innerhalb  des  Makros,  mit einerZugriffsadresse, die sich aus einer zentral defi-nierten Basi...