Browse Prior Art Database

Power MOSFET Struktur

IP.com Disclosure Number: IPCOM000019708D
Original Publication Date: 2003-Oct-25
Included in the Prior Art Database: 2003-Oct-25
Document File: 2 page(s) / 547K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Strukturen des Gate-Polysiliziums von Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors, dt.: Metalloxidhalbleiter-Feldeffekttransistors) koennen als reine Streifenzellen oder als Zellen in einem Raster (sechseckige, quadratische o.ae.) angeordnet werden. Die Anordnung als reine Streifenzelle ermoeglicht infolge der geringen Ueberlappung der Gate-Elektrode mit der Drain-Zone eine stark reduzierte Gate-Drain-Charge (Ausgangskapazitaet) CGD und eine verringerte Gate-Source-Charge (Eingangskapazitaet) CGS durch die Reduktion der effektiven Kanalweite. Gate (Steuerelektrode), Drain (Abflusselektrode bzw. der Empfaenger) und Source (Quelle) sind die Anschlusselektroden eines Leistungstransistors. Beide reduzierte Kapazitaeten bedingen eine geringere Gesamtkapazitaet (Gesamt-Gate-Charge) CGtot. Die Gesamt-Gate-Charge bezeichnet die Gesamtheit aller Ladungen zwischen Gate und anderen Gegenpolen. Eine kleine Gesamt-Gate-Charge ist fuer die Treiberauslegung wuenschenswert. Treiber bezeichnet einen Schaltkreis zur Signalverstaerkung oder Signalumsetzung fuer Eingangs- und Ausgangskanaele. Darueber hinaus ist ein rasche Schaltfaehigkeit erwuenscht, um die zeitliche Ueberlappung von Strom- und Spannungsverlaeufen moeglichst gering zu halten. Da der Gate-Widerstand RG, bedingt durch z.T. lange Signalleitungen, im Chip gross ist, kann im dynamischen Betrieb die niedrige Gate-Drain-Charge nur bedingt genutzt werden, da das Produkt CGD•RG, das die Schaltzeiten definiert, nicht sinkt.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 51% of the total text.

Page 1 of 2

S

© SIEMENS AG 2003 file: ifx_2003J53272.doc page: 1

Power MOSFET Struktur

Idea: Dr. Uwe Wahl, DE-Muenchen; Dr. Gerald Deboy, DE-Muenchen; Armin Willmeroth, DE-Muenchen; Dr. Michael Rueb, DE-Villach

Strukturen des Gate-Polysiliziums von Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors, dt.: Metalloxidhalbleiter-Feldeffekttransistors) koennen als reine Streifenzellen oder als Zellen in einem Raster (sechseckige, quadratische o.ae.) angeordnet werden.

Die Anordnung als reine Streifenzelle ermoeglicht infolge der geringen Ueberlappung der Gate- Elektrode mit der Drain-Zone eine stark reduzierte Gate-Drain-Charge (Ausgangskapazitaet) CGD und eine verringerte Gate-Source-Charge (Eingangskapazitaet) CGS durch die Reduktion der effektiven Kanalweite. Gate (Steuerelektrode), Drain (Abflusselektrode bzw. der Empfaenger) und Source (Quelle) sind die Anschlusselektroden eines Leistungstransistors. Beide reduzierte Kapazitaeten bedingen eine geringere Gesamtkapazitaet (Gesamt-Gate-Charge) CGtot. Die Gesamt-Gate-Charge bezeichnet die Gesamtheit aller Ladungen zwischen Gate und anderen Gegenpolen. Eine kleine Gesamt-Gate-Charge ist fuer die Treiberauslegung wuenschenswert. Treiber bezeichnet einen Schaltkreis zur Signalverstaerkung oder Signalumsetzung fuer Eingangs- und Ausgangskanaele. Darueber hinaus ist ein rasche Schaltfaehigkeit erwuenscht, um die zeitliche Ueberlappung von Strom- und Spannungsverlaeufen moeglichst gering zu halten. Da der Gate-Widerstand RG, bedingt durch z.T. lange Signalleitungen, im Chip gross ist, kann im dynamischen Betrieb die niedrige Gate- Drain-Charge nur bedingt genutzt werden, da das Produkt CGD·RG, das die Schaltzeiten definiert, nicht sinkt.

Die Anordnung der Zellen in einem Raster ermoeglicht eine flaechige Struktur der Gate-Elektrode und damit einen niedrigen internen Gate-Widerstand. Die Gate-Drain-Charge...