Dismiss
InnovationQ will be updated on Sunday, Oct. 22, from 10am ET - noon. You may experience brief service interruptions during that time.
Browse Prior Art Database

Trenchkaskade am Chiprand

IP.com Disclosure Number: IPCOM000020147D
Original Publication Date: 2003-Nov-25
Included in the Prior Art Database: 2003-Nov-25
Document File: 6 page(s) / 500K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren (Double-Diffused Metal Oxide Semiconductor), insbesondere von Trenchtransistoren, spielt die Verringerung des spezifischen Einschaltwiderstandes, Ron*A, eine grosse Rolle. Um neben dem niedrigen Ron*A auch gute Durchbruchseigenschaften zu erhalten, ist eine Optimierung sowohl der Transistor-Zellen als auch des Chiprandes unerlaesslich. In der Patentschrift DE 100 14 660 C2 von Hirler/Werner Fig. 3 wird eine Randkonstruktion mit mehreren Trenches, die auf unterschiedlichen, zum Saegerand hin Drainpotential erreichenden Potentialen liegen, vorgeschlagen. Die verschiedenen Potentiale in den Trenches werden ueber Abgriffe aus den benachbarten Siliziumgebieten realisiert. Dabei ist fuer die jeweiligen Abgriffe ein recht hoher Flaechenbedarf noetig, insbesondere da stets eine Metallleiterbahn benoetigt wird (Designrules fuer Metallisierung liegen bei ca. 25µm Pitch). In der Dissertation von U.Wahl „Herstellungsprozess fuer niederohmige vertikale Leistungs-MOS-Transistoren“ (ISBN 3-89820-126-0) werden mehrere Trench(-ringe) im Chiprandbereich vorgestellt, die jedoch alle auf floatendem Potential liegen. In dieser Abhandlung wird vorgeschlagen, einen oder mehrere Trenchringe im Chiprandbereich auszufuehren, die jeweils auf definiertem Potential liegen. Das Potential wird von Source nach Drain mittels einer Spannungsteilerkonstruktion durchgestimmt, und zwar mit Hilfe sehr kleiner Trenchverbindungsstuecke zwischen den Trenchringen, die entsprechend hochohmig, z.B. durch undotiertes Polysilizium in den Trenchverbindungsstuecken, ausgelegt werden. Die Leckstroeme betragen dabei ca. 10-100nA fuer Trenchverbindungsstuecke von etwa 10μm Laenge und einer Polyquerschnittsflaeche von ca. 0,1μm2. Somit ergibt sich eine Potentialkaskade vom innersten zum aeussersten Trenchring, der dann auf Drainpotential gelegt werden kann. Die Trenchringe koennen, je nach Spannungsklasse, wesentlich dichter angeordnet werden als dies bei der Loesung mit Metallleiterbahnen moeglich ist. Daher ist mit einer deutlichen Flaechenersparnis zu rechnen.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 37% of the total text.

Page 1 of 6

S

© SIEMENS AG 2003 file: ifx_2003J53226.doc page: 1

Trenchkaskade am Chiprand

Idea: Dr. Markus Zundel, DE-Muenchen

Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren (Double-Diffused Metal Oxide Semiconductor), insbesondere von Trenchtransistoren, spielt die Verringerung des spezifischen Einschaltwiderstandes, Ron*A, eine grosse Rolle. Um neben dem niedrigen Ron*A auch gute Durchbruchseigenschaften zu erhalten, ist eine Optimierung sowohl der Transistor-Zellen als auch des Chiprandes unerlaesslich. In der Patentschrift DE 100 14 660 C2 von Hirler/Werner Fig. 3 wird eine Randkonstruktion mit mehreren Trenches, die auf unterschiedlichen, zum Saegerand hin Drainpotential erreichenden Potentialen liegen, vorgeschlagen. Die verschiedenen Potentiale in den Trenches werden ueber Abgriffe aus den benachbarten Siliziumgebieten realisiert. Dabei ist fuer die jeweiligen Abgriffe ein recht hoher Flaechenbedarf noetig, insbesondere da stets eine Metallleiterbahn benoetigt wird (Designrules fuer Metallisierung liegen bei ca. 25µm Pitch). In der Dissertation von
U.Wahl "Herstellungsprozess fuer niederohmige vertikale Leistungs-MOS-Transistoren" (ISBN 3- 89820-126-0) werden mehrere Trench(-ringe) im Chiprandbereich vorgestellt, die jedoch alle auf floatendem Potential liegen.

In dieser Abhandlung wird vorgeschlagen, einen oder mehrere Trenchringe im Chiprandbereich auszufuehren, die jeweils auf definiertem Potential liegen. Das Potential wird von Source nach Drain mittels einer Spannungsteilerkonstruktion durchgestimmt, und zwar mit Hilfe sehr kleiner Trenchverbindungsstuecke zwischen den Trenchringen, die entsprechend hochohmig, z.B. durch undotiertes Polysilizium in den Trenchverbindungsstuecken, ausgelegt werden. Die Leckstroeme betragen dabei ca. 10-100nA fuer Trenchverbindungsstuecke von etwa 10µm Laenge und einer Polyquerschnittsflaeche von ca. 0,1µm2. Somit ergibt sich eine Potentialkaskade vom innersten zum aeussersten Trenchring, der dann auf Drainpotential gelegt werden kann. Die Trenchringe koennen, je nach Spannungsklasse, wesentlich dichter angeordnet werden als dies bei der Loesung mit Metallleiterbahnen moeglich ist. Daher ist mit einer deutlichen Flaechenersparnis zu rechnen.

Der Source-Drain-Spannungsabbau findet komplett unterhalb der Si-Oberflaeche in den Trenchelektroden selbst statt. In den Abbildungen 1 und 2 wird dies illustriert. Die in rot dargestellten hochohmigen Trenchverbindungsstuecke koennen je nach gewuenschter Ohmigkeit als kurzer oder bis zu mehrere mm langer Trench ausgefuehrt werden. Bevorzugt ist eine niedrig bis undotierte Polysiliziumelektrode im Trench, es sind jedoch auch andere (hochohmige) Materialien als Trenchelektrode bzw. Trenchfuellung moeglich, wie z.B. amorpher Kohlenstoff der mit Wasserstoff dotiert ist (kurz aC:H). Auch ueber die (Layout-)Breite und die Tiefe der Trenches der hochohmigen Trenchverbindungsstuecke, die die Querschnittsflaeche der Elektrode bestimmen, laesst sich...