Dismiss
InnovationQ will be updated on Sunday, Oct. 22, from 10am ET - noon. You may experience brief service interruptions during that time.
Browse Prior Art Database

Optimierte Waferlayout-Berechnung mit Chip-bezogener Wichtung

IP.com Disclosure Number: IPCOM000020543D
Original Publication Date: 2003-Dec-25
Included in the Prior Art Database: 2003-Dec-25
Document File: 3 page(s) / 292K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Halbleiter-Chips werden auf runden Wafern hergestellt (siehe Abb. 1). Dabei werden die zu erzeugenden Chip-Strukturen mit Belichtungsanlagen (Stepper, Scanner, usw.) von einer Vorlage (Reticle) in eine Licht empfindliche Schicht auf dem Wafer uebertragen. Abhaengig von der Chip-Groesse kann ein Reticle einen bis mehrere hundert Chips enthalten (Reticle-Block bzw. Belichtungsblock), die jeweils gleichzeitig mit einer Belichtung auf den Wafer uebertragen werden. Um die Wafer-Flaeche zu fuellen, werden viele Belichtungsbloecke neben- und untereinander plaziert. Die Anordnung der Belichtungsbloecke auf dem Wafer werden Waferlayout genannt. Eine spezielle Software errechnet die maximal moegliche Anzahl an Chips, die auf dem jeweiligen Wafer plaziert werden koennen. Dabei werden die Besonderheiten der Halbleiterherstellung mit beruecksichtigt (Spezifika der Belichtungsanlage, Orthogonalitaet der Anordnung der Belichtungsbloecke, usw.). In diese Berechnung gehen neben den geometrischen Daten der Wafer-Dimensionen wie Durchmesser, Randausschluss, Schriftfeldgroesse, Groesse des Flat bzw. Notch usw. auch die Chip- und Belichtungsblockabmessungen ein. Die Rechnerprogramme maximieren dann die Anzahl der plazierbaren Chips innerhalb der produktiv nutzbaren Zone auf dem Wafer, wobei alle Chips im Belichtungsblock mit gleicher Wichtung behandelt werden.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 52% of the total text.

Page 1 of 3

S

Optimierte Waferlayout-Berechnung mit Chip-bezogener Wichtung

Idea: Peter Glock, DE-Regensburg

Halbleiter-Chips werden auf runden Wafern hergestellt (siehe Abb. 1). Dabei werden die zu erzeugenden Chip-Strukturen mit Belichtungsanlagen (Stepper, Scanner, usw.) von einer Vorlage (Reticle) in eine Licht empfindliche Schicht auf dem Wafer uebertragen. Abhaengig von der Chip- Groesse kann ein Reticle einen bis mehrere hundert Chips enthalten (Reticle-Block bzw. Belichtungsblock), die jeweils gleichzeitig mit einer Belichtung auf den Wafer uebertragen werden. Um die Wafer-Flaeche zu fuellen, werden viele Belichtungsbloecke neben- und untereinander plaziert. Die Anordnung der Belichtungsbloecke auf dem Wafer werden Waferlayout genannt.

Eine spezielle Software errechnet die maximal moegliche Anzahl an Chips, die auf dem jeweiligen Wafer plaziert werden koennen. Dabei werden die Besonderheiten der Halbleiterherstellung mit beruecksichtigt (Spezifika der Belichtungsanlage, Orthogonalitaet der Anordnung der Belichtungsbloecke, usw.). In diese Berechnung gehen neben den geometrischen Daten der Wafer- Dimensionen wie Durchmesser, Randausschluss, Schriftfeldgroesse, Groesse des Flat bzw. Notch usw. auch die Chip- und Belichtungsblockabmessungen ein. Die Rechnerprogramme maximieren dann die Anzahl der plazierbaren Chips innerhalb der produktiv nutzbaren Zone auf dem Wafer, wobei alle Chips im Belichtungsblock mit gleicher Wichtung behandelt werden.

Grundsaetzlich existieren drei Typen von Belichtungsbloecken (siehe auch Abb. 2-4):

1. Regelmaessige Belichtungsbloecke, in denen alle Chips dasselbe Design besitzen (Normalfall in der Chip-Produktion).

2. Regelmaessige Belichtungsbloecke mit gleich grossen Chips verschiedenen Designs (Shared Reticles; beispielsweise um neben produktive Chips alternative Designvarianten zu testen).

3. Unregelmaessige Belichtungsbloecke mit verschieden grossen Chips unterschiedlichen Designs (Shared Reticles; beispielsweise bei der Entwicklung neuer Technologien oder Prozesse).

Aktuelle Programme zur Waferlayout-Berechnung wichten alle Chips in einem Belichtungsblock gleich. Dies ist jedoch nur fuer den Fall 1 sinnvoll, da in den Faellen 2 und 3 die Prioritaet in der Regel auf einer Plazierung einer moeglichst grossen Anzahl von Produkt-Chips liegt. Die Anzahl der plazierten Test-Chips, die lediglich Analyse- oder Evaluierungszwecken dienen,...