Browse Prior Art Database

SRAM-Zelle mit zwei bis N Ports

IP.com Disclosure Number: IPCOM000022635D
Published in the IP.com Journal: Volume 4 Issue 4 (2004-04-25)
Included in the Prior Art Database: 2004-Apr-25
Document File: 6 page(s) / 126K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

In Geraeten zur elektronischen Datenverarbeitung kommen neben anderen Bauteilen auch Direktzugriffsspeicher (z.B. als Arbeitsspeicher) zum Einsatz. Diese so genannten RAM-Bausteine (Random Access Memory, RAM) gibt es in unterschiedlichen Typen und Ausfuehrungen. Fuer den Bau einer Dual-Port SRAM-Zelle (Static RAM) gibt es mehrere Ansaetze. Diese lassen sich relativ einfach auf 3-, 4- oder N-Port Zellen uebertragen, weshalb im Folgenden nur der Dual-Port Fall erlaeutert wird. Eine 1-Port SRAM-Zelle ist in Abb. 1 dargestellt. Die Erweiterung um zwei Transistoren ermoeglicht einen unabhaengigen Zugriff ueber zwei verschiedene Kanaele und ist beispielhaft in Abb. 2 gezeigt. Zum Auslesen der gespeicherten Information ist eine der beiden Wortleitungen (WL1 oder WL2) zu aktivieren. Die beiden internen Inverter treiben die externe Bitleitung, wobei eine Leitung entladen und die andere geladen wird (meistens sind beide Bitlines auf einem Spannungswert ueber VDD/2 vorgeladen). Aktuelle Speicher beschleunigen diesen Vorgang, indem sie die Differenz zwischen den zwei Bitlines bewerten und schon bei sehr kleinen Spannungs-/Stromunterschieden sicher entscheiden koennen, ob eine logische ‚0‘ oder ‚1‘ vorliegt.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 41% of the total text.

Page 1 of 6

S

SRAM-Zelle mit zwei bis N Ports

Idea: Joel Hatsch, DE-Muenchen; Winfried Kamp, DE-Muenchen; Heinz Soeldner, DE-Muenchen

In Geraeten zur elektronischen Datenverarbeitung kommen neben anderen Bauteilen auch Direktzugriffsspeicher (z.B. als Arbeitsspeicher) zum Einsatz. Diese so genannten RAM-Bausteine (Random Access Memory, RAM) gibt es in unterschiedlichen Typen und Ausfuehrungen. Fuer den Bau einer Dual-Port SRAM-Zelle (Static RAM) gibt es mehrere Ansaetze. Diese lassen sich relativ einfach auf 3-, 4- oder N-Port Zellen uebertragen, weshalb im Folgenden nur der Dual-Port Fall erlaeutert wird. Eine 1-Port SRAM-Zelle ist in Abb. 1 dargestellt. Die Erweiterung um zwei Transistoren ermoeglicht einen unabhaengigen Zugriff ueber zwei verschiedene Kanaele und ist beispielhaft in Abb. 2 gezeigt. Zum Auslesen der gespeicherten Information ist eine der beiden Wortleitungen (WL1 oder WL2) zu aktivieren. Die beiden internen Inverter treiben die externe Bitleitung, wobei eine Leitung entladen und die andere geladen wird (meistens sind beide Bitlines auf einem Spannungswert ueber VDD/2 vorgeladen). Aktuelle Speicher beschleunigen diesen Vorgang, indem sie die Differenz zwischen den zwei Bitlines bewerten und schon bei sehr kleinen Spannungs- /Stromunterschieden sicher entscheiden koennen, ob eine logische ,0' oder ,1' vorliegt.

Der Nachteil solcher Differenz-Ausleselogiken ist ihr relativ hoher Stromverbrauch im Vergleich zu statischen Loesungen sowie der erhoehte Flaechenbedarf, der sich insbesondere bei sehr kleinen Speichern bemerkbar macht. So ist beispielsweise der Stromverbrauch solcher Chips fuer den Batteriebetrieb unguenstig hoch, oder aber sie arbeiten aus sicherheitsrelevanten Aspekten (Resistenz gegen "externe" Einfluesse) nur mit vollen Spannungspegeln. Es muss also eine Schaltung gefunden werden, die es ermoeglicht, eine der beiden Bitlines so schnell wie moeglich vollstaendig zu entladen. Bei der Standard-SRAM-Zelle sind allerdings Schreib- und Lesepfad identisch, wodurch eine Aenderung am Lesepfad auch Einfluss auf den Schreibvorgang hat. Die einfachste Loesung ist, die Weite der NMOS-Transistoren (Negative-channel Metal-Oxide Semiconductor) zu erhoehen, was allerdings bedeutet, dass beim Schreiben ein erhoehter Strom benoetigt wird.

Ein neuer Ansatz, auf eine SRAM-Zelle ueber zwei bis N unabhaengige Kanaele zuzugreifen, besteht darin, beide Pfade aufzutrennen und somit deutlich groessere Transistoren im Lesepfad verwenden zu koennen. Abb. 3 zeigt eine solche Schaltung, die zwei Schreib- und einen Lesepfad hat. Dabei verwendet der Leseport eine gemeinsame Bitleitung mit dem zweiten Schreibpfad. Eine weitere Aenderung gegenueber bisherigen Designs besteht darin, dass beide Schreibbitleitungen von den Ausleseschaltungen als Leseleitungen verwendet werden koennen. Das heisst, dass die Schreibpfade jedes zweiten Speicherwortes mit BLx und die andere Haelfte mit BLxQ verbunden werden. Durch dieses Vorgehen wird das symmetrische Ein...