Dismiss
InnovationQ will be updated on Sunday, Oct. 22, from 10am ET - noon. You may experience brief service interruptions during that time.
Browse Prior Art Database

Galvanisierter Makroporenbond

IP.com Disclosure Number: IPCOM000022636D
Original Publication Date: 2004-Apr-25
Included in the Prior Art Database: 2004-Apr-25
Document File: 2 page(s) / 155K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Die Herstellung von Siliziumbauelementen mit einer elektrisch aktiven Dicke von weniger als 100 Mikrometer, die durch Diffusionen (und auch strukturierten Diffusionen) von beiden Seiten gekennzeichnet sind, ist problematisch. Dies betrifft insbesondere IGBTs (Insulated Gate Bipolar Transistor) und Freilaufdioden. Durch eine neuartige Prozessfolge kann ein Bruch von Duennwafern vermieden werden. Das Verfahren ist zudem auch noch fuer duennere Substrate fuer Niedervolt-Leistungsschalter geeignet sind. Dabei werden zuerst die rueckseitigen Strukturen des Produktwafers bearbeitet und dieser wird mit einem Handlingswafer verbunden, in den Makroporen geaetzt (aber nicht durchgeaetzt) sind. Damit liegen ideale Bedingungen vor, den Devicewafer zu duennen und die Oberflaeche auf MOS-Qualitaet (Metal Oxide Semiconductor) zu lappen. Nach der Herstellung saemtlicher Vorderseitenstrukturen wird der Handlingswafer geduennt, bis die Makroporen zum Vorschein kommen und frei liegen. Diese werden dann derart mit Metall verfuellt, dass ein Seedlayer gesputtet wird, der jedoch nur am Boden der Makroporen eine endliche Dicke erhaelt. Auf dem Seedlayer wird der restliche Hohlraum mit einem Galvanikprozess mit elektrisch gut leitfaehigem Metall ueber metallische Hilfsanschluesse verfuellt.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 52% of the total text.

Page 1 of 2

S

Galvanisierter Makroporenbond

Idea: Dr. Friedrich Kroener, AT-Villach; Dr. Volker Lehmann, DE-Muenchen

Die Herstellung von Siliziumbauelementen mit einer elektrisch aktiven Dicke von weniger als 100 Mikrometer, die durch Diffusionen (und auch strukturierten Diffusionen) von beiden Seiten gekennzeichnet sind, ist problematisch. Dies betrifft insbesondere IGBTs (Insulated Gate Bipolar Transistor) und Freilaufdioden.

Durch eine neuartige Prozessfolge kann ein Bruch von Duennwafern vermieden werden. Das Verfahren ist zudem auch noch fuer duennere Substrate fuer Niedervolt-Leistungsschalter geeignet sind. Dabei werden zuerst die rueckseitigen Strukturen des Produktwafers bearbeitet und dieser wird mit einem Handlingswafer verbunden, in den Makroporen geaetzt (aber nicht durchgeaetzt) sind. Damit liegen ideale Bedingungen vor, den Devicewafer zu duennen und die Oberflaeche auf MOS- Qualitaet (Metal Oxide Semiconductor) zu lappen. Nach der Herstellung saemtlicher Vorderseitenstrukturen wird der Handlingswafer geduennt, bis die Makroporen zum Vorschein kommen und frei liegen. Diese werden dann derart mit Metall verfuellt, dass ein Seedlayer gesputtet wird, der jedoch nur am Boden der Makroporen eine endliche Dicke erhaelt. Auf dem Seedlayer wird der restliche Hohlraum mit einem Galvanikprozess mit elektrisch gut leitfaehigem Metall ueber metallische Hilfsanschluesse verfuellt.

Durch den neuen Prozess liegt mit dem verfuellten Metall ein sehr geringer Serienwiderstand vor. Das verbleibende Silizium eignet sich sehr gut als Waermesenke fuer einen pulsartigen Betrieb des Leistungsbauelementes.

In den Abbildungen 1 (Fig. 1) und 2 (Fig. 2) sind Ausfuehrungsbeispiele gezeigt. Dabei werden an einem Devicewafer (1) als erstes Rueckseitendiffusionen durchgefuehrt. Dazu gehoeren Feldstop- Diffusionen (2) sowie eventuell strukturierte p- und n-Rueckseitenemitter (3). Die Rueckseite des Devicewafers wird dann mit eine...