Dismiss
InnovationQ will be updated on Sunday, Oct. 22, from 10am ET - noon. You may experience brief service interruptions during that time.
Browse Prior Art Database

Digitale Datensynchronisation zwischen verschiedenen Clock-Domaenen

IP.com Disclosure Number: IPCOM000022638D
Original Publication Date: 2004-Apr-25
Included in the Prior Art Database: 2004-Apr-25
Document File: 4 page(s) / 108K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Digitale Systeme muessen fuer den Austausch von Daten miteinander synchronisiert werden. Bislang erfolgte dies mittels eines festgelegten Schemas bei der Synchronisation durch Auswahl einer bestimmten Phasenposition des schnellen Clock-Signals (Taktsignal zur Synchronisierung von Systemen), bei der die Daten-Samples (digitalisierter und damit diskreter Wert eines Signals zum Zeitpunkt der Abtastung) vom Eingang direkt zum Ausgang transferiert werden. Dadurch ergibt sich eine Verkopplung zwischen den beiden Clock-Domaenen. Ausserdem erfolgt das Einlesen und die Uebernahme der Daten in einem fixen Raster und haengt nicht vom Zeitpunkt der Flankenaenderung des Datenclock-Signals ab. Durch Phasenverschiebungen und Jitter (Verzerrung, Stoerung des Signals) kann es dadurch zu Problemen beim Einlesen der Daten kommen, wodurch der Datenstrom abbricht.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 24% of the total text.

Page 1 of 4

S

Digitale Datensynchronisation zwischen verschiedenen Clock-Domaenen

Idea: Andreas Saurer, AT-Villach; Gerfried Krampl, AT-Villach

Digitale Systeme muessen fuer den Austausch von Daten miteinander synchronisiert werden. Bislang erfolgte dies mittels eines festgelegten Schemas bei der Synchronisation durch Auswahl einer bestimmten Phasenposition des schnellen Clock-Signals (Taktsignal zur Synchronisierung von Systemen), bei der die Daten-Samples (digitalisierter und damit diskreter Wert eines Signals zum Zeitpunkt der Abtastung) vom Eingang direkt zum Ausgang transferiert werden. Dadurch ergibt sich eine Verkopplung zwischen den beiden Clock-Domaenen. Ausserdem erfolgt das Einlesen und die Uebernahme der Daten in einem fixen Raster und haengt nicht vom Zeitpunkt der Flankenaenderung des Datenclock-Signals ab. Durch Phasenverschiebungen und Jitter (Verzerrung, Stoerung des Signals) kann es dadurch zu Problemen beim Einlesen der Daten kommen, wodurch der Datenstrom abbricht.

Ein Vorschlag zur Loesung des Problems basiert auf einer entkoppelten Synchronisierung von aequidistanten Daten-Samples zwischen zwei verschiedenen Clock-Domaenen unter Verwendung eines FIFO-Mechanismus und einer Resynchronisierungsregelung. Die Idee wird im Folgenden anhand einer digitalen Schaltung mit folgenden Ein- und Ausgangssignalen vorgestellt. Dazu werden als Einganssignal ein Datenstrom mit Daten-Samples und ein zugehoeriges Clock-Signal, das seinen logischen Zustand entsprechend der Aenderung der Daten-Samples aendert, betrachtet. Ziel ist es, den Datenstrom am Eingang in aequidistanten Abstaenden und auf ein neues internes Clock-Signal synchronisiert an den Ausgang zu transferieren. Die Tatsache, dass kein fixer Bezug zwischen Datenclock-Signal und internen Clock besteht, muss in die Schaltung einfliessen. Des Weiteren koennen Phasenverschiebungen und Jitter auftreten, die von dieser Methode ebenso ausgeglichen werden muessen. Vor allem bei Signalfluss ueber Chipgrenzen hinweg treten die erwaehnten Effekte auf, woraus sich der bevorzugte Anwendungsbereich ergibt.

Zu den ankommenden Daten-Samples wird ein Clock-Signal mitgesendet, das zwischen dem logischen Wert 0 und 1 wechselt, sobald sich die Daten-Samples aendern. Um dieses Clock-Signal vom internen Clock-Signal der digitalen Schaltung zu unterscheiden, wird es als Datenclock-Signal bezeichnet. Sobald eine steigende Flanke des Datenclocks detektiert wird, wird das zugehoerige Datum eingelesen und in einer Daten Flip-Flop-Struktur gespeichert. Unter Verwendung einer FIFO(First In First Out)-Struktur, eines Multiplexers und zweier Zaehler werden die gespeicherten Daten-Samples auf die neue Clock-Domaene synchronisiert und in aequidistanten Abstaenden ausgegeben. Fuer die korrekte Arbeitsweise muessen alle Daten-Flip-Flops mit einem Clock-Signal, das mindestens die vierfache Frequenz des ankommenden Datenclock-Signals hat, getaktet werden. Des Weiteren muessen die beiden Clock-Signale ein starres Fre...