Browse Prior Art Database

Verfahren zur Herstellung eines Fehlladung-minimierten Kompensationsbauteils

IP.com Disclosure Number: IPCOM000022711D
Published in the IP.com Journal: Volume 4 Issue 4 (2004-04-25)
Included in the Prior Art Database: 2004-Apr-25
Document File: 3 page(s) / 142K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei Kompensationsleistungsbauelementen (z.B. CoolMOS) wird die Performance vorrangig bestimmt durch die horizontale Ladungsbilanz im spannungsaufkommenden Volumen. Unvermeidbare Fertigungstoleranzen fuehren zu Abweichungen (=„Fehlladungen“) von vorgegebener Ladungsbilanz κ:

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 37% of the total text.

Page 1 of 3

S

Verfahren zur Herstellung eines Fehlladung-minimierten Kompensationsbauteils

Idea: Dr. Hans Weber, AT-Villach

Bei Kompensationsleistungsbauelementen (z.B. CoolMOS) wird die Performance vorrangig bestimmt durch die horizontale Ladungsbilanz im spannungsaufkommenden Volumen. Unvermeidbare Fertigungstoleranzen fuehren zu Abweichungen (="Fehlladungen") von vorgegebener Ladungsbilanz κ:

 = 2 κ

Bei bisher bekannten Kompensations-MOS-FETs werden im aktiven Volumen unter dem eigentlichen Device tiefreichende p- und n-Gebiete so nebeneinander angeordnet, dass sich diese im Sperrfall gegenseitig ausraeumen koennen und dass im durchgeschalteten Zustand ein nicht unterbrochener, niederohmiger Leitungspfad vom Source- zum Drain-Anschluss gegeben ist. Zu diesem Zweck ist beim CoolMOS-Transistor unter der p-Wanne (welche mit dem Kontaktloch verbunden ist) ein vertikal verlaufendes, tiefreichendes, p-dotiertes Gebiet angeschlossen, welches in eine n-Epitaxieschicht mit Kontakt zur Rueckseite eingebettet ist. Bewaehrte Verfahren nutzen die "Mehrfachepitaxie" zur Herstellung der p- und n-Saeulen.

Um die Fehlladungen zu minimieren, wird derzeit ein Verfahren entwickelt, das auf undotierter Epitaxie beruht. Bei der CoolMOS-Technologie wird dabei zunaechst eine mehrere µm dicke, undotierte Epitaxieschicht hergestellt. Sowohl die n-dotierenden als auch die p-dotierenden Ionen werden ueber Fototechnik-Masken mittels Implantationen eingebracht. Anschliessend wird der gesamte Vorgang so oft wiederholt, bis eine genuegend dicke n-Multi-Epitaxieschicht mit eingelagerten zueinander justierten und uebeereinandergestapelten p-Zentren vorliegt. Waehrend der Herstellung des eigentlichen Devices schliessen sich diese Zentren durch thermische Ausdiffusion zu einer "vertikalen Saeule" mit welligem Dotierprofil. Die Welligkeit der Saeule fuehrt zu einem welligen Profil der elektrischen Feldstaerke (E-Feld). Als Folge davon kann wesentlich weniger Spannung gesperrt werden verglichen mit einem geglaetteten Profil (bei gegebenen maximalen E-Feld). Um die Welligkeit im E-Feldprofil zu vermeiden, muss die tiefenaufgeloeste Ladungsverteilung fuer die p-Dotierung identisch zur n-Dotierung sein. Deshalb werden Dotierelemente fuer die p- und n-Ladung verwendet, welche annaehrend gleiche Diffusionskoeffizienten aufweisen (z.B. Bor und Phosphor). Die Dotierdosiseinstellung bei der Implantation ist i.a. sehr fein regelbar (Fehler im Bereich 1%). Die Fehlladung wird daher hauptsaechlich beim Fototechnik-Prozess eingebracht. Sie wird vorrangig bestimmt durch die Groesse der Lackmaskenoeffnung (Implantationsoeffnung), ueber die die p-Ionen implantiert werden. Die vorzuhaltende Fertigungstoleranz in der Fototechnik ist bei ueblichen Zellgeometrien mit bis zu 10% anzusetzen.

Um die Fehlladungen der Ladungsbilanz κ in der Fertigungsmethode weiter zu reduzieren, wird vorgeschlagen, in den einzelnen Epiebenen die p- und n-Ladungen ueber dieselbe Implantationsoeffnung, also mit dems...