Browse Prior Art Database

Verbesserte SOA durch strukturiertes Gatepolysilizium und Gateoxid

IP.com Disclosure Number: IPCOM000028155D
Published in the IP.com Journal: Volume 4 Issue 5 (2004-05-25)
Included in the Prior Art Database: 2004-May-25
Document File: 3 page(s) / 111K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei der Entwicklung von DMOS(Double-Diffused Metal Oxide Semiconductor)-Leistungstransistoren, insbesondere von Trenchtransistoren, sind u.a. ein geringer spezifischer Einschaltwiderstand sowie gute SOA(Safe-Operating-Area)-Eigenschaften gefragt. Es ist bekannt, dass man zur Verringerung des spezifischen Einschaltwiderstands die Kanalweite vergroessern kann. Zur Verbesserung der SOA-Eigenschaften gibt es folgende Moeglichkeiten: Bei planaren MOSFETs gibt es ein Verfahren (US2002/0020873), bei dem ein Teil der Zellen mit hoeherer Threshold-Spannung zwischen Gate und Source VGSTh ausgebildet wird. Diese lokale VGSTh-Erhoehung geschieht dort entweder durch hoehere Bodydotierung bzw. laengeren Kanal, niedrigere Sourcedotierung oder dickeres Gateoxid. Im Linearbetrieb bei kleiner Gate-Source-Spannung VGS tragen dann im Gegensatz zu einem normalen Transistor nur die Zellen mit niedriger VGSTh den Strom. Die Zellen mit hoeherer VGSTh werden nicht angesteuert und stellen lediglich ihr Siliziumvolumen zur Waermedissipation. Diese Massnahme bewirkt eine Reduktion der Kanalweite W bei kleiner VGS, was letztlich eine Ausweitung von SOA nach sich zieht. Im Ron-Fall bei grosser VGS werden alle Zellen (fast) gleich angesteuert, so dass die volle Kanalweite zur Verfuegung steht.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 52% of the total text.

Page 1 of 3

S

Verbesserte SOA durch strukturiertes Gatepolysilizium und Gateoxid

Idee: Dr. Markus Zundel, DE-Muenchen

Bei der Entwicklung von DMOS(Double-Diffused Metal Oxide Semiconductor)-Leistungstransistoren, insbesondere von Trenchtransistoren, sind u.a. ein geringer spezifischer Einschaltwiderstand A

Ron

sowie gute SOA(Safe-Operating-Area)-Eigenschaften gefragt.

Es ist bekannt, dass man zur Verringerung des spezifischen Einschaltwiderstands die Kanalweite vergroessern kann. Zur Verbesserung der SOA-Eigenschaften gibt es folgende Moeglichkeiten: Bei planaren MOSFETs gibt es ein Verfahren (US2002/0020873), bei dem ein Teil der Zellen mit hoeherer Threshold-Spannung zwischen Gate und Source VGSTh ausgebildet wird. Diese lokale VGSTh- Erhoehung geschieht dort entweder durch hoehere Bodydotierung bzw. laengeren Kanal, niedrigere Sourcedotierung oder dickeres Gateoxid. Im Linearbetrieb bei kleiner Gate-Source-Spannung VGS tragen dann im Gegensatz zu einem normalen Transistor nur die Zellen mit niedriger VGSTh den Strom. Die Zellen mit hoeherer VGSTh werden nicht angesteuert und stellen lediglich ihr Siliziumvolumen zur Waermedissipation. Diese Massnahme bewirkt eine Reduktion der Kanalweite W bei kleiner VGS, was letztlich eine Ausweitung von SOA nach sich zieht. Im Ron-Fall bei grosser VGS werden alle Zellen (fast) gleich angesteuert, so dass die volle Kanalweite zur Verfuegung steht.

In der Patentschrift DE10250175 wird dieses Verfahren auf Trenchtransistoren erweitert. Zur Herstellung verschiedener Spannungsbereiche werden auf dem Chip im Zellquerschnitt mehrere verschiedene Gateelektroden und/oder laengere/kuerzere MOSFET-Kanaele angewendet.

Es werden nun zwei Verfahren fuer Trenchtransistoren vorgeschlagen, mit denen Gebiete mit regulaerer niedriger Threshold-Spannung VGSTh und Gebiete mit erhoehter Threshold-Spannung VGSTh erzeugt werden. Eine Moeglichkeit diese Gebiete herzustellen besteht darin, dass beispielsweise ein hochdotiertes "p+"-Polysilizium (Polysilizium dotiert mit ca. 1019-1020 Fehlstellen/cm3) ganzflaechig in die Trenches abgeschieden wird. Anschliessend findet die Fototechnik mit Implantation von As oder P in hoher Dosis statt, so dass die unmaskierten Gebiete umdotiert werden und schliesslich als "n+"- Polysilizium (Polysilizium dotiert mit ca. 1019-1020 Elektronen/cm3) ausgebildet sind. Als Ergebnis ist das Gatepolysilizium entlang der Trenches in hochdotierte "n+"- und "p+"-Gebiete strukturiert. Dies ist in Abbildung 1 dargestellt. Das Laengenverhaeltnis der unterschiedlich dotierten Gebiete l2:l3 kann je nach gewuenschten SOA-Eigenschaften bel...