Browse Prior Art Database

Extreme Reduktion der Substratdicke fuer vertikale Leistungsbauelemente

IP.com Disclosure Number: IPCOM000028157D
Original Publication Date: 2004-May-25
Included in the Prior Art Database: 2004-May-25
Document File: 4 page(s) / 54K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Ein entscheidender Faktor fuer die Transistorperformance von vertikalen Leistungstransistoren ist die Substratdicke bzw. Waferenddicke vor Rueckmetallisierung. Bei Niedervolt-MOS-Leistungstransistoren wird bspw. ein erheblicher Teil des Einschaltwiderstandes durch den Substratwiderstand verursacht. Bisher wird die Transistorperformance dadurch optimiert, dass ein Duennen des gefertigten Wafers vor den notwendigen Rueckseitenprozessschritten (z.B. Kontaktimplantationen, Emitterimplantationen, Ausheilschritte) ausgefuehrt wird. Im Fall von Niedervolt-MOS-Leistungstransistoren wird zusaetzlich die intrinsische Leitfaehigkeit des Substrates durch immer hoehere Dotiermengen verbessert. Als abschliessender Prozessschritt kommt die Rueckseitenmetallisierung, die ganzflaechig auf die Rueckseite des geduennten Wafers aufgebracht wird. Typischerweise geschieht dies durch Sputtern oder Bedampfen eventuell mit anschliessendem Ausheilschritt. Die Rueckseitenmetallisierung muss einerseits einen guten ohmschen Kontakt zum Substrat aufweisen und andererseits kompatibel mit der verwendeten Aufbautechnik des Chips in einem Gehaeuse sein.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 38% of the total text.

Page 1 of 4

S

Extreme Reduktion der Substratdicke fuer vertikale Leistungsbauelemente

Idee: Dr. Oliver Haeberlen, AT-Villach; Dr. Paul Ganitzer, AT-Villach

Ein entscheidender Faktor fuer die Transistorperformance von vertikalen Leistungstransistoren ist die Substratdicke bzw. Waferenddicke vor Rueckmetallisierung. Bei Niedervolt-MOS- Leistungstransistoren wird bspw. ein erheblicher Teil des Einschaltwiderstandes durch den Substratwiderstand verursacht.

Bisher wird die Transistorperformance dadurch optimiert, dass ein Duennen des gefertigten Wafers vor den notwendigen Rueckseitenprozessschritten (z.B. Kontaktimplantationen, Emitterimplantationen, Ausheilschritte) ausgefuehrt wird. Im Fall von Niedervolt-MOS-Leistungstransistoren wird zusaetzlich die intrinsische Leitfaehigkeit des Substrates durch immer hoehere Dotiermengen verbessert. Als abschliessender Prozessschritt kommt die Rueckseitenmetallisierung, die ganzflaechig auf die Rueckseite des geduennten Wafers aufgebracht wird. Typischerweise geschieht dies durch Sputtern oder Bedampfen eventuell mit anschliessendem Ausheilschritt. Die Rueckseitenmetallisierung muss einerseits einen guten ohmschen Kontakt zum Substrat aufweisen und andererseits kompatibel mit der verwendeten Aufbautechnik des Chips in einem Gehaeuse sein.

Der Nachteil dieser Technologie ist die stark reduzierte mechanische Festigkeit nach dem Waferduennen. Eine Weiterprozessierung der Wafer auf ueblichen automatisierten Fertigungsstrecken wird aufgrund moeglicher starker Waferverbiegungen fast unmoeglich. Weiterhin sinkt die Flaechenausbeute durch Randausbrueche oder einen vollstaendigen Waferbruch erheblich.

Es wird vorgeschlagen, die Metallisierung fuer den ohmschen Kontakt zum Substrat nicht auf der Rueckseite des geduennten Wafers, sondern auf dem Leadframe (oder Chip) bereitzustellen. Die Wafer werden in "dickem" Zustand mit allen notwendigen Prozessschritten auf der Wafervorderseite fertiggestellt (inklusive Powermetal und Passivierung falls notwendig). PCM- und Scheibenpruefmessungen werden in diesem Zustand durchgefuehrt, wobei ggf. Einschraenkungen hinsichtlich des Testumfangs gemacht werden muessen. Anschliessend werden die Wafer von der Vorderseite her eingesaegt, und zwar auf eine Tiefe, die etwas groesser ist als die vorgesehene Chip- Enddicke. Danach werden die Wafer auf der Vorderseite foliert und von der Rueckseite her duenngeschliffen und plasmaueberaetzt (Stress und Damage Relief). Dadurch werden die Chips auf der Folie bereits vereinzelt ("Dicing before Ginding"-Stand der Technik bei den Chipkarten).

Die elektrische und thermische Ankopplung des Chips an das Leadframe geschieht nun ueber eine geeignete Zwischenmetallisierung, die entweder beim Die-Bonden in Form eines Plaettchens zwischen Chip und Leadframe eingebracht wird oder bereits vorher auf das Leadframe aufgebracht wurde. Die oberste Schicht dieser Zwischenmetallisierung besteht dabei aus einem Material, das in Verbindung mit Silizium ein niedrigs...