Browse Prior Art Database

Niederohmscher Heat-Sink Power-Transistor bei gleichzeitigen hochohmschen Buried-Layer Anschluss fuer Nicht-Leistungselemente

IP.com Disclosure Number: IPCOM000028158D
Published in the IP.com Journal: Volume 4 Issue 5 (2004-05-25)
Included in the Prior Art Database: 2004-May-25
Document File: 5 page(s) / 3M

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei Power-Technologien werden die Power-Transistoren derart stark betrieben, dass sie Temperaturen ueber 250°C erreichen. Dadurch wird ihr Einschaltwiderstand groesser. Ferner wird die Save-Operating-Area mit zunehmender Siliziumtemperatur kleiner. Um die grossen Stroeme ueber die Power-Transistoren gleichmaessig zu verteilen und somit fuer eine gleichmaessige Erwaermung zu sorgen, werden immer dickere Metallisierungsebenen in diesen Technologien verwendet. Ihre hohe Waermekapazitaeten ermoeglichen das Abpuffern von Waermespitzen. Dafuer muss diese Ebene moeglichst gut an das Silizium angekoppelt werden. Dieses ist im Lastwechselfall insbesondere wichtig, da der Power-DMOS (Diffusion Metal Oxide Semiconductor) in dieser Betriebsart mehrmals in der Sekunde induktiv ein- und ausgeschaltet wird. Die dabei frei werdende induktive Leistung wird im DMOS zu Waermeenergie umgewandelt. Im Silizium treten Spitzentemperaturen von bis zu 300°C auf. Zudem koennen DMOS-Transistoren Temperaturschwankungen von mehr als 100°C mehrmals in der Sekunde durchfahren. Um die Waerme aus der obersten Metallschicht abfuehren zu koennen, sind Verpackungstechnologien wie Flip-Chip notwendig.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 42% of the total text.

Page 1 of 5

S

Niederohmscher Heat-Sink Power-Transistor bei gleichzeitigen hochohmschen Buried-Layer Anschluss fuer Nicht-Leistungselemente

Idee: Dr. Matthias Stecher, DE-Muenchen

Bei Power-Technologien werden die Power-Transistoren derart stark betrieben, dass sie Temperaturen ueber 250°C erreichen. Dadurch wird ihr Einschaltwiderstand groesser. Ferner wird die Save-Operating-Area mit zunehmender Siliziumtemperatur kleiner. Um die grossen Stroeme ueber die Power-Transistoren gleichmaessig zu verteilen und somit fuer eine gleichmaessige Erwaermung zu sorgen, werden immer dickere Metallisierungsebenen in diesen Technologien verwendet. Ihre hohe Waermekapazitaeten ermoeglichen das Abpuffern von Waermespitzen. Dafuer muss diese Ebene moeglichst gut an das Silizium angekoppelt werden. Dieses ist im Lastwechselfall insbesondere wichtig, da der Power-DMOS (Diffusion Metal Oxide Semiconductor) in dieser Betriebsart mehrmals in der Sekunde induktiv ein- und ausgeschaltet wird. Die dabei frei werdende induktive Leistung wird im DMOS zu Waermeenergie umgewandelt. Im Silizium treten Spitzentemperaturen von bis zu 300°C auf. Zudem koennen DMOS-Transistoren Temperaturschwankungen von mehr als 100°C mehrmals in der Sekunde durchfahren. Um die Waerme aus der obersten Metallschicht abfuehren zu koennen, sind Verpackungstechnologien wie Flip-Chip notwendig.

Bislang wird die Metallisierung nur in Richtung eines geringen spezifischen Einschaltwiderstandes ausgelegt. In den Abbildungen 1 und 2 sind typische Querschnitte durch einen vertikalen Power- DMOS (V-P-DMOS) und einen lateralen Power-DMOS (L-P-DMOS) gezeigt. Der thermische Uebergangswiderstand zwischen Silizium, der Waermequelle, und dem Metall ist allein ueber die Kontakte auf Silizium bestimmt, weil das isolierende Oxid einen um den Faktor 1800 hoeheren thermischen Widerstand als Metall hat.

Andererseits ist im Falle von ESD-Strukturen (ElectroStatic Discharge) ein moeglichst hochohmiger Anschluss notwendig. Wie in Abbildung 7 gezeigt ist, soll ueber diesen eine so hohe Spannung waehrend des ESD-Impulses abfallen, dass der PNP-Transistor der ESD-Struktur eingeschaltet wird. Der PNP soll waehrend des Impulses die Leistungsaufnahme innerhalb der ESD-Struktur homogenisieren. Es muss also einerseits der thermische und der elektrische Widerstand drastisch im Falle von DMOS-Transistoren gemindert werden, waehrend im Falle von ESD-Strukturen ein moeglichst hochohmiger Widerstand angestrebt werden muss.

Das erstere ist durch einen tiefen Metallkontakt moeglich, weil dieser die Grenzflaeche zwischen Metallisierung und Silizium drastisch erhoeht. Im Falle des vertikalen Power-DMOS entstehen die thermischen Verluste zwischen Siliziumoberflaeche und Buried-Layer. Beim lateralen Power-DMOS entsteht sie an der Siliziumoberflaeche zwischen Source- und Drain-Kontakt (siehe Abb. 2). Im Falle des V-P-DMOS kann dieses ueber metallischen N-Sinker geschehen (siehe Abb. 3). Aufgrund des geringen Platzbedarfs und seines gerin...