Browse Prior Art Database

Margin Test fuer CMOS-EEPROMs

IP.com Disclosure Number: IPCOM000028225D
Published in the IP.com Journal: Volume 4 Issue 6 (2004-06-25)
Included in the Prior Art Database: 2004-Jun-25
Document File: 5 page(s) / 74K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Digitale Informationen werden mittels EPROMs (Erasable Programmable Read Only Memory), EEPROMs (Electrically EPROMs) oder Flash-EEPROMs gespeichert. Der schematische Aufbau einer EEPROM-Transistorzelle ist in Abbildung 1 dargestellt. Eine EEPROM-Transistorzelle besteht aus einem Einkoppelkondensator C1 und einem MOS(Metal Oxide Semiconductor)-Transistor. Eine Elektrode des Einkoppelkondensators ist an das Gate des MOS-Transistors geschaltet und wird Floating Gate (FG) genannt. Die zweite Elektrode des Einkoppelkondensators wird Conrol Gate (CG) genannt. Das physikalische Traegermedium der Information ist eine bestimmte Ladungsmenge, die am FG der EEPROM-Zelle gespeichert ist. In Flash-EEPROMs bedeutet viel Elektronenmangel am FG z.B. eine binaere „1“, wenig Elektronenmangel am FG hingegen eine binaere „0“. In anderen (E)EPROMs unterscheiden sich die „0“ und die „1“ meist durch das Vorzeichen der Ladung: Elektronenmangel am FG kann z.B. eine „1“ bedeuten, Elektronenueberschuss eine „0“. Die am FG gespeicherte Ladung veraendert die Leitfaehigkeit des EEPROM-Transistors. Ein Elektronenueberschuss am Floating Gate eines NMOS-Transistors erhoeht die am Control Gate messbare effektive Thresholdspannung des EEPROM-Transistors. Ein Elektronenmangel vermindert die Thresholdspannung.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 22% of the total text.

Page 1 of 5

S

Margin Test fuer CMOS-EEPROMs

Idee: Dr. Udo Ausserlechner, AT-Villach

Digitale Informationen werden mittels EPROMs (Erasable Programmable Read Only Memory), EEPROMs (Electrically EPROMs) oder Flash-EEPROMs gespeichert. Der schematische Aufbau einer EEPROM-Transistorzelle ist in Abbildung 1 dargestellt. Eine EEPROM-Transistorzelle besteht aus einem Einkoppelkondensator C1 und einem MOS(Metal Oxide Semiconductor)-Transistor. Eine

Elektrode des Einkoppelkondensators ist an das Gate des MOS-Transistors geschaltet und wird Floating Gate (FG) genannt. Die zweite Elektrode des Einkoppelkondensators wird Conrol Gate (CG) genannt. Das physikalische Traegermedium der Information ist eine bestimmte Ladungsmenge, die am FG der EEPROM-Zelle gespeichert ist. In Flash-EEPROMs bedeutet viel Elektronenmangel am FG z.B. eine binaere "1", wenig Elektronenmangel am FG hingegen eine binaere "0". In anderen (E)EPROMs unterscheiden sich die "0" und die "1" meist durch das Vorzeichen der Ladung: Elektronenmangel am FG kann z.B. eine "1" bedeuten, Elektronenueberschuss eine "0". Die am FG gespeicherte Ladung veraendert die Leitfaehigkeit des EEPROM-Transistors. Ein Elektronenueberschuss am Floating Gate eines NMOS-Transistors erhoeht die am Control Gate messbare effektive Thresholdspannung des EEPROM-Transistors. Ein Elektronenmangel vermindert die Thresholdspannung.

Zum Auslesen der digitalen Information einer (E)EPROM-Speicherzelle misst man die Leitfaehigkeit des Transistors, indem man eine bestimmte Spannung an das CG anlegt und einen gewissen Referenzstrom in das Drain des (E)EPROM-Transistors einpraegt. Ist der Strom einer auszulesenden NMOS-Zelle groesser als der Referenzstrom, so muessen sich auf dessen FG positive Ladungen befinden, ist er kleiner, so laesst das auf negative Ladungen zurueckschliessen. Der Referenzstrom bestimmt die sog. Leitfaehigkeitsentscheiderschwelle. Die Leitfaehigkeitsentscheiderschwelle liegt ca. mittig zwischen der Leitfaehigkeit einer "0" und der Leitfaehigkeit einer "1" bei Flash-EEPROMs. Im Fall der Verwendung beider Polaritaeten der Speicherladung liegt die Leitfaehigkeitsentscheiderschwelle ca. beim sog. UV-Level: das ist jene Leitfaehigkeit, die ein durch UV-Licht geloeschter Speicher zeigt. Ist die Leitfaehigkeit des E(E)PROM- Transistors groesser als die Leitfaehigkeitsentscheiderschwelle, so wird ueber dem Kanal des (E)EPROM-Transistors eine niedrige Spannung abfallen. Ist die Leitfaehigkeit dagegen kleiner als diese Schwelle, so wird ueber dem Kanal eine hohe Spannung abfallen. Diese Spannung kann als Digitalpegel (kleine Spannung=LOW, grosse Spannung=High) interpretiert werden. Der Vergleich findet ueblicherweise in einem Sense-Amplifier statt.

Im Lauf der Zeit wird die Ladungsmenge am FG aufgrund verschiedener Effekte, wie z.B. durch thermische Anregung, angelegte elektrische Felder etc., abnehmen. Die Zelle entlaedt sich, bis ihre Ladung so klein wird, dass die digitale Information im Sense-Amplifier nicht...