Browse Prior Art Database

System on Chip (SoC) Embedded Boot & Debug Master Modul

IP.com Disclosure Number: IPCOM000028600D
Original Publication Date: 2004-Jun-25
Included in the Prior Art Database: 2004-Jun-25
Document File: 2 page(s) / 489K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Fuer Embedded Systems wird ein neues Modul „SoC Boot & Debug Master“ als Master-, Slave- und Boot-Medium am High Perfomance Bus eingefuegt (siehe Abb. 1). Es dient fuer die Inbetriebnahme, das Booten und das Debuggen eines SoC (ASIC - Application Specific Integrated Circuit), - falls die embedded CPU (Central Processing Unit) aufgrund eines Design- oder Technologiefehlers keine Zugriffe im Chip erlaubt, weshalb keine Inbetriebnahme moeglich waere, - falls das interne Bootmedium bzw. der Controller zu einem externen Bootmedium solche Fehler aufweist, dass der Chip ueberhaupt nicht bootet, - falls die embedded CPU Zugriffe auf interne bzw. externe Ressourcen erlaubt, die aufgrund eines Design- oder Technologiefehlers sporadisch fehlerhaft ausgefuehrt werden. Merkmale: • Booten: Das Modul wird mit einem RAM (Random Access Memory) entsprechender Groesse ausgestattet, welches bei aktivem Reset des Chips ueber JTAG (Joint Test Action Group) geladen wird. Danach wird - auch bei resetiertem Chip - ueber eine JTAG-Instruktion die Bootlogik des Chips derart manipuliert, dass nach dem Deaktivieren des Chip-Resets die embedded CPU von diesem RAM bootet.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 68% of the total text.

Page 1 of 2

S

System on Chip (SoC) Embedded Boot & Debug Master Modul

Idee: Majid Ghameshli, AT-Wien; Herbert Taucher, AT-Wien

Fuer Embedded Systems wird ein neues Modul "SoC Boot & Debug Master" als Master-, Slave- und Boot-Medium am High Perfomance Bus eingefuegt (siehe Abb. 1). Es dient fuer die Inbetriebnahme, das Booten und das Debuggen eines SoC (ASIC - Application Specific Integrated Circuit),

- falls die embedded CPU (Central Processing Unit) aufgrund eines Design- oder Technologiefehlers keine Zugriffe im Chip erlaubt, weshalb keine Inbetriebnahme moeglich waere,

- falls das interne Bootmedium bzw. der Controller zu einem externen Bootmedium solche Fehler aufweist, dass der Chip ueberhaupt nicht bootet,

- falls die embedded CPU Zugriffe auf interne bzw. externe Ressourcen erlaubt, die aufgrund eines Design- oder Technologiefehlers sporadisch fehlerhaft ausgefuehrt werden.

Merkmale:

* Booten:

Das Modul wird mit einem RAM (Random Access Memory) entsprechender Groesse ausgestattet, welches bei aktivem Reset des Chips ueber JTAG (Joint Test Action Group) geladen wird. Danach wird - auch bei resetiertem Chip - ueber eine JTAG-Instruktion die Bootlogik des Chips derart manipuliert, dass nach dem Deaktivieren des Chip-Resets die embedded CPU von diesem RAM bootet.

* Inbetriebnahme des Chips (CPU funktioniert ueberhaupt nicht):

Das Modul kann ueber das JTAG-Interface Daten und Befehle zum Ausfuehren von Befehlen am High Perfomance Bus und Peripheral Bus erhalten. So koennen...