Browse Prior Art Database

Digital programmierbares Delay-Element

IP.com Disclosure Number: IPCOM000029959D
Original Publication Date: 2004-Aug-25
Included in the Prior Art Database: 2004-Aug-25
Document File: 1 page(s) / 31K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Zur Verzoegerung von Daten- oder Clock-Signalen werden fuer gewoehnlich anwendungs- und technologiespezifische Delay-Elemente verwendet, die in entsprechenden Bibliotheken vorhanden sein muessen. Der RTL- (Register Transfer Level-) Code von IP-Hardwarebloecken muss dabei an die jeweils verfuegbaren Verzoegerungselemente und die verwendeten Bibliotheken angepasst werden. Die in Abbildung 1 dargestellte Schaltung vermeidet dieses Problem, da sie nur Elemente aus Standardzellbibliotheken verwendet. Das zu verzoegernde Signal laeuft ueber die Eingaenge eines Multiplexers auf einen Verzoegerungsbaum, der aus einfachen Invertern aufgebaut ist. Fuer jeden Inverter, den das Signal durchlaeuft, wird das Signal um eine Inverter-Laufzeit verzoegert. Ueber einen Kontrollbus, dessen Breite hier mit x Bit angegeben ist, kann derjenige Eingang des Multiplexers auf seinen Ausgang durchgeschaltet werden, der das richtige Verzoegerungsverhalten erzeugt. Nach dem Multiplexer sorgt ein XOR (eXclusive OR) fuer die richtige Polaritaet des Signals. Wird ein gerader Multiplexer-Eingang (oder 0) ausgewaehlt, so geht das Signal unveraendert durch das XOR. Wird ein ungerader Eingang gewaehlt, dann wird das Signal invertiert. Am Ausgang des XOR steht dann das verzoegerte Signal zur Verfuegung.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 75% of the total text.

Page 1 of 1

S

© SIEMENS AG 2004 file: 2004J51967.doc page: 1

Digital programmierbares Delay-Element

Idee: Lars Lemke, DE-Duesseldorf; Robert Haeussler, DE-Muenchen; Dr. Manfred Henftling, DE-

Muenchen; Stefan Linz, DE-Muenchen

Zur Verzoegerung von Daten- oder Clock-Signalen werden fuer gewoehnlich anwendungs- und technologiespezifische Delay-Elemente verwendet, die in entsprechenden Bibliotheken vorhanden sein muessen. Der RTL- (Register Transfer Level-) Code von IP-Hardwarebloecken muss dabei an die jeweils verfuegbaren Verzoegerungselemente und die verwendeten Bibliotheken angepasst werden.

Die in Abbildung 1 dargestellte Schaltung vermeidet dieses Problem, da sie nur Elemente aus Standardzellbibliotheken verwendet. Das zu verzoegernde Signal laeuft ueber die Eingaenge eines Multiplexers auf einen Verzoegerungsbaum, der aus einfachen Invertern aufgebaut ist. Fuer jeden Inverter, den das Signal durchlaeuft, wird das Signal um eine Inverter-Laufzeit verzoegert. Ueber einen Kontrollbus, dessen Breite hier mit x Bit angegeben ist, kann derjenige Eingang des Multiplexers auf seinen Ausgang durchgeschaltet werden, der das richtige Verzoegerungsverhalten erzeugt. Nach dem Multiplexer sorgt ein XOR (eXclusive OR) fuer die richtige Polaritaet des Signals. Wird ein gerader Multiplexer-Eingang (oder 0) ausgewaehlt, so geht das Signal unveraendert durch das XOR. Wird ein ungerader Eingang gewaehlt, dann wird das Signal invertiert. Am Ausgang des XOR steht dann das verzoegerte Signal z...