Browse Prior Art Database

Predicted Shuffling

IP.com Disclosure Number: IPCOM000030132D
Published in the IP.com Journal: Volume 4 Issue 8 (2004-08-25)
Included in the Prior Art Database: 2004-Aug-25
Document File: 3 page(s) / 580K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Beim Shuffling (Mischen von digitalen Signalen) wird bislang als Quantisierer ein Flash-ADC (Analog Digital Converter) verwendet (siehe Abb.1). Dieser besteht bei N Bit aus 2N-1 Komparatoren und aus ebenso vielen Latches (Schaltung oder Schaltungselement fuer das Festhalten eines bestimmten Zustandes). Jeder dieser Komparatoren wird mit einer unterschiedlichen Referenz Vthi gespeist. Die Referenz kann bei Komparatoren, die Stroeme vergleichen, eine Stromreferenz, bei Komparatoren, die Spannungen vergleichen, eine Spannungsreferenz sein. Jeder dieser Komparatoren vergleicht das Eingangssignal mit dieser Referenz Vthi. Das Ergebnis wird im nachfolgenden Latch gespeichert. Der DAC (Digital Analog Converter) besteht aus 2N-1 DAC-Einheitszellen. Bei einem idealen DAC sind diese Zellen deckungsgleich (sie „matchen“). Sind die DAC-Einheitszellen nicht deckungsgleich, dann tritt ein „Mismatch“ auf. Dies bewirkt nichtlineare Verzerrungen, welche im Frequenzbereich Toene ergeben (diskrete Frequenzen). Diese Toene koennen zumeist nicht weggefiltert werden. Somit bestimmt das „Mismatch“ die zu erzielende Linearitaet. Um die Linearitaet eines realen DAC zu verbessern, wird vor dem DAC ein digitaler DEM-Block (Dynamic Element Matching Block; auch Shuffle Block) eingefuegt. Dabei wird der Eingangscode verwuerfelt (Scrambling). Es werden bei einem gleichen digitalen DAC-Eingangscode unterschiedliche DAC-Einheitszellen verwendet.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 52% of the total text.

Page 1 of 3

S

© SIEMENS AG 2004 file: ifx_2004J51321.doc page: 1

Predicted Shuffling

Idee: Lukas Doerrer, AT-Villach; Franz Kuttner, DE-Villach

Beim Shuffling (Mischen von digitalen Signalen) wird bislang als Quantisierer ein Flash-ADC (Analog Digital Converter) verwendet (siehe Abb.1). Dieser besteht bei N Bit aus 2N-1 Komparatoren und aus ebenso vielen Latches (Schaltung oder Schaltungselement fuer das Festhalten eines bestimmten Zustandes). Jeder dieser Komparatoren wird mit einer unterschiedlichen Referenz Vthi gespeist. Die Referenz kann bei Komparatoren, die Stroeme vergleichen, eine Stromreferenz, bei Komparatoren, die Spannungen vergleichen, eine Spannungsreferenz sein. Jeder dieser Komparatoren vergleicht das Eingangssignal mit dieser Referenz Vthi. Das Ergebnis wird im nachfolgenden Latch gespeichert.

Der DAC (Digital Analog Converter) besteht aus 2N-1 DAC-Einheitszellen. Bei einem idealen DAC sind diese Zellen deckungsgleich (sie "matchen"). Sind die DAC-Einheitszellen nicht deckungsgleich, dann tritt ein "Mismatch" auf. Dies bewirkt nichtlineare Verzerrungen, welche im Frequenzbereich Toene ergeben (diskrete Frequenzen). Diese Toene koennen zumeist nicht weggefiltert werden. Somit bestimmt das "Mismatch" die zu erzielende Linearitaet.

Um die Linearitaet eines realen DAC zu verbessern, wird vor dem DAC ein digitaler DEM-Block (Dynamic Element Matching Block; auch Shuffle Block) eingefuegt. Dabei wird der Eingangscode verwuerfelt (Scrambling). Es werden bei einem gleichen digitalen DAC-Eingangscode unterschiedliche DAC-Einheitszellen verwendet.

Der DEM-Block (Shuffle-Block), der sich nun zwischen Quantisierer und DAC befindet, verwuerfelt 2N Quantisiererausgangsleitungen derart, dass jede DAC-Eingangsleitung mit jeder Quantisiererausgangsleitung verbunden werden kann. Dazu existieren verschiedene Schaltungsrealisierungen von Shufflern. Bei allen steigt jedoch der Aufwand von Multiplexern exponentiell mit der Bitanzahl 2N. Bei grosser Bitanzahl steigt dabei auch die Laufzeit zwischen Quantisierer und DAC. Bei sehr schnellen ADC-Schaltungen stellt diese Laufzeit des DEM-Blocks ein Problem dar, insbesondere bei Systemen, bei denen der Quantisierer-Shuffleblock und DAC ein Teil eines Regelkreises sind.

Die Idee besteht nun darin, diesen digitalen DEM-Block derart zu vereinfachen, dass die Durchlaufzeit des DEM minimal ist. Diese Anordnung besitzt als Quantisierer einen Tracking-ADC (Nachlauf-ADC; siehe Abb. 2). Dieser besteht aus einem oder mehreren Komparatoren, einem Vorwaerts- Rueckwaertszaehler (Q1 in Abb. 2) und einem Referenz-DAC. Die Komparatoren vergleichen die Eingangsspannung mit der Referenzsp...