Browse Prior Art Database

Aufwachsen eines Landingpads in einer MINT-Zelle mittels selektiver Epitaxie

IP.com Disclosure Number: IPCOM000030806D
Original Publication Date: 2004-Sep-25
Included in the Prior Art Database: 2004-Sep-25
Document File: 4 page(s) / 75K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Die MINT(Merged Isolation and Node Trench)-Zelle wird in der DRAM (dynamic random access memory) Technologie von Infineon verwendet. In diesem Artikel wird ein moegliches Verfahren fuer das epitaktische Aufwachsen eines Landingpads (Epi-Plug) fuer den Bitleitungskontakt auf dem Active Area (AA) einer solchen MINT-Zelle vorgestellt. Bisher sind solche Epi-Plugs bei MINT-Zellen nicht produktiv eingesetzt worden. Bei diesem Verfahren wird das Gateoxid zwischen den GC-Stacks nach der sogenannten GA-Lithographie, welche eine Streifenmaske ist, nur zwischen den Active-Wordline Paaren entfernt, nicht aber zwischen den Active-Passive Wordline-Paaren. Auf diese Weise wird sichergestellt, dass mittels selektiver Epitaxie Silizium nur zwischen den Active-Passive-Wordline-Paaren aufwaechst. In Abbildungen 1 bis 7 ist die vorgeschlagene Prozessfuehrung dargestellt: 1. Grundlage der Idee ist ein auf Basis der MINT-Technologie strukturiertes Substrat mit STI (Shallow Trench Isolation), GC (Gate Stack) und Seitenwandoxid (SWOX). 2. Es wird die GA-Lithographie durchgefuehrt. Hierbei handelt es sich um eine Linienebene, die die Zwischenraeume zwischen den Active-Passive-Wordline-Paaren abdeckt und entsprechend zwischen den Active-Wordline-Paaren freilaesst. Neben Implantationen auf der Bitleitungskontakt-Seite (CB-Seite) des Transistors kann nun auf der CB-Seite des GCs das SWOX abgeduennt werden und das zwischen den aktiven GCs befindliche Gateoxid entfernt werden. Das kann durch einen geeigneten reaktiven Ionen-Aetzprozess (RIE) oder durch eine Kombination aus einem nasschemischen und einem RIE-Aetzschritt erfolgen. Entscheidend ist, dass das Durchaetzen des Gateoxids zwischen den aktiven GCs erfolgt, waehrend sich der GA-Lack auf dem Wafer befindet.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 55% of the total text.

Page 1 of 4

S

Aufwachsen eines Landingpads in einer MINT-Zelle mittels selektiver Epitaxie

Idee: Matthias Kroenke, DE-Dresden

Die MINT(Merged Isolation and Node Trench)-Zelle wird in der DRAM (dynamic random access memory) Technologie von Infineon verwendet. In diesem Artikel wird ein moegliches Verfahren fuer das epitaktische Aufwachsen eines Landingpads (Epi-Plug) fuer den Bitleitungskontakt auf dem Active Area (AA) einer solchen MINT-Zelle vorgestellt. Bisher sind solche Epi-Plugs bei MINT-Zellen nicht produktiv eingesetzt worden.

Bei diesem Verfahren wird das Gateoxid zwischen den GC-Stacks nach der sogenannten GA- Lithographie, welche eine Streifenmaske ist, nur zwischen den Active-Wordline Paaren entfernt, nicht aber zwischen den Active-Passive Wordline-Paaren. Auf diese Weise wird sichergestellt, dass mittels selektiver Epitaxie Silizium nur zwischen den Active-Passive-Wordline-Paaren aufwaechst.

In Abbildungen 1 bis 7 ist die vorgeschlagene Prozessfuehrung dargestellt:

1. Grundlage der Idee ist ein auf Basis der MINT-Technologie strukturiertes Substrat mit STI (Shallow Trench Isolation), GC (Gate Stack) und Seitenwandoxid (SWOX).

2. Es wird die GA-Lithographie durchgefuehrt. Hierbei handelt es sich um eine Linienebene, die die Zwischenraeume zwischen den Active-Passive-Wordline-Paaren abdeckt und entsprechend zwischen den Active-Wordline-Paaren freilaesst. Neben Implantationen auf der Bitleitungskontakt-Seite (CB-Seite) des Transistors kann nun auf der CB-Seite des GCs das SWOX abgeduennt werden und das zwischen den aktiven GCs befindliche Gateoxid entfernt werden. Das kann durch einen geeigneten reaktiven Ionen-Aetzprozess (RIE) oder durch eine Kombination aus einem nasschemischen und einem RIE-Aetzschritt erfolgen. Entscheidend ist, dass das Durchaetzen des Gateoxids zwischen den aktiven GCs erfolgt, waehrend sich der GA-Lack auf dem Wafer befindet.

3. Nun erfolgt die standardmaessige GC-Spacerstrukturierung.

4. Mittels selektiver Epitaxie wird Silizium insitu moeglichst hoch dotiert ausschliesslich auf die bei GA geoeffneten Substratbereiche abgeschieden. Da das Silizium nicht nur nach oben aufwaechst, sondern sich aufgrund der bevorzugten Wachstumsrichtungen in verschiedene Richtungen ausdehnt, ist der Epi-Plug parallel und senkrecht zu GC dargestellt. Senkrecht zu GC kann der Epi-Plug nur nach oben aufwachsen, da er durch die GC-Stacks berandet ist. Parallel zu GC kann er sich jedoch nach links und rechts ausdehnen. Je hoeher man den Epi- Plug wachsen laesst, desto geringer wird das Aspektverhaeltnis fuer die spaeter erfolgende SAC-Aetzung. Der Epi-Plug kann jedoch nicht beliebig hoch aufgewachsen werden, da das seitliche Wachstum des Plugs dazu fuehren wuerde, dass benachbarte Plugs zusammenwachsen und zu massiven Kurzschluessen fuehren wuerden.

5. Konforme Abscheidung eines Liners aus SiN oder SiON u.a. als Diffusionsbarriere gegen Bor/Phosphor aus dem BPSG.

6. Die weitere Prozessfuehrung entspricht der typischen DRAM Prozessab...