Browse Prior Art Database

Eingangsspannungsbegrenzung fuer einen Komparator mit Offsetabgleich

IP.com Disclosure Number: IPCOM000032843D
Published in the IP.com Journal: Volume 4 Issue 12 (2004-12-25)
Included in the Prior Art Database: 2004-Dec-25
Document File: 4 page(s) / 107K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei Komparatoren mit Eingangsoffsetabgleich wird der Offset in einer Kapazitaet am Eingang des Komparators gespeichert. Der Wechsel zwischen Abgleich und dem Betrieb als Komparator kann dazu fuehren, dass an den Gates der Eingangstransistoren Spannungen auftreten, die ueber bzw. unter der Versorgungsspannung der Schaltung liegen. Hohe Spannungen koennen zur Schaedigung des Gates fuehren und beeinflussen die Lebensdauer des Transistors. Es ist daher notwendig, eine moegliche Ueberspannung zu begrenzen und die Transistoren vor einer Zerstoerung zu schuetzen. In Abbildung 1 ist das Blockschaltbild eines Komparators mit Offsetabgleich dargestellt. Der Komparator wird in zwei Modi betrieben: Offsetabgleich: Waehrend des Abgleichs sind die Schalter S3 bis S6 geschlossen und der Komparator wird als Folger mit der Verstaerkung A=1 betrieben. Dadurch wird der Offset der Stufe in den Kapazitaeten C1 und C2 gespeichert. Vergleich: Am Ende der Abgleichphase werden die Schalter S3 bis S6 geoeffnet und S1 bzw. S2 geschlossen. Ein Spannungsunterschied zwischen Vin und Vref bewirkt ueber C1 eine Aenderung der Spannung am Eingang des Komparators. Durch Unsymmetrien der Schalter S5 und S6 kommt es beim Wechsel zwischen Abgleich und Vergleich zu einer ungleichmaessigen Ladungsinjektion, welche sich als Offsetspannung am Eingang auswirkt. Der verbleibende Offset nach dem Abgleichvorgang ist Vos = 1/ (1+ Ao) + q/C.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 51% of the total text.

Page 1 of 4

S

Eingangsspannungsbegrenzung fuer einen Komparator mit Offsetabgleich

Idee: Harald Panhofer, AT-Graz

Bei Komparatoren mit Eingangsoffsetabgleich wird der Offset in einer Kapazitaet am Eingang des Komparators gespeichert. Der Wechsel zwischen Abgleich und dem Betrieb als Komparator kann dazu fuehren, dass an den Gates der Eingangstransistoren Spannungen auftreten, die ueber bzw. unter der Versorgungsspannung der Schaltung liegen. Hohe Spannungen koennen zur Schaedigung des Gates fuehren und beeinflussen die Lebensdauer des Transistors. Es ist daher notwendig, eine moegliche Ueberspannung zu begrenzen und die Transistoren vor einer Zerstoerung zu schuetzen.

In Abbildung 1 ist das Blockschaltbild eines Komparators mit Offsetabgleich dargestellt. Der Komparator wird in zwei Modi betrieben:

Offsetabgleich: Waehrend des Abgleichs sind die Schalter S3 bis S6 geschlossen und der Komparator wird als Folger mit der Verstaerkung A=1 betrieben. Dadurch wird der Offset der Stufe in den Kapazitaeten C1 und C2 gespeichert.

Vergleich: Am Ende der Abgleichphase werden die Schalter S3 bis S6 geoeffnet und S1 bzw. S2 geschlossen. Ein Spannungsunterschied zwischen Vin und Vref bewirkt ueber C1 eine Aenderung der Spannung am Eingang des Komparators.

Durch Unsymmetrien der Schalter S5 und S6 kommt es beim Wechsel zwischen Abgleich und Vergleich zu einer ungleichmaessigen Ladungsinjektion, welche sich als Offsetspannung am Eingang auswirkt. Der verbleibende Offset nach dem Abgleichvorgang ist Vos = 1/ (1+ Ao) + ∆q/C.

Waehrend des Offsetabgleichs stellt sich am Eingang des Komparators eine Spannung von (Vdd - Vgnd)/2 ein (Vdd=Versorgunsspannung; Vgnd=Masse). Ist der Absolutwert der Spannungsdifferenz zwischen Vin und Vref groesser als (Vdd - Vgnd)/2, so springt die Spannung am Eingang des Komparators auf einen Wert ueber/unter der positiven/negativen Versorgungsspannung. Dadurch kann es zu Schaedigungen der Eingangstransistoren kommen. Zusaetzlich koennen die Bulkdioden der Schaltertransistoren zu leiten beginnen, was zu einer Stoerung der umliegenden Bauteile fuehren kann. Um dies zu verhindern, werden bisher zusaetzliche Kapazitaeten zwischen den Eingaengen des Komparators und Vgnd benoetigt, welche mit C1 und C2 einen kapazitiven Spannungsteiler bilden. Eine Realisierung dieser Loesung ist in Abbildung 2 dargestellt. Abgesehen davon, dass zusaetzliche Kapazitaeten benoetigt werden, wird bei dieser Loesung auch das Eingangssignal abgeschwaecht, wodurch der Komparator wiederum mehr Gain benoetigt. Ein weiterer Nachteil ist, dass beim Abgleich eine zusaetzliche Kapazitaet umgeladen werden muss. Dadurch wird die Schaltung entweder langsamer oder die Schalter muessen vergroessert werden. Dies wiederum fuehrt zu einer groesseren Ladungsinjektion, d.h. einem groesseren Restoffset. Eine weitere Moeglichkeit die Spannung am Eingang des Komparators zu begrenzen, ist die Klemmung des Gates mit Hilfe von zwei Dioden. Jedes zusaetzliche Bauteil am Gate der Eing...