Browse Prior Art Database

Speicher mit geschuetztem Adressbereich

IP.com Disclosure Number: IPCOM000035606D
Published in the IP.com Journal: Volume 5 Issue 2 (2005-02-25)
Included in the Prior Art Database: 2005-Feb-25
Document File: 4 page(s) / 63K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

In vielen ASICs (Application Specific Integrated Circuits) ist ein Datenspeicher, z.B. in Form eines EEPROMs, enthalten, um anwendungsbezogene Daten wie beispielsweise Kalibrier- oder Konfigurationsdaten von Sensoren zu speichern. Hierbei wird zunehmend eine Vorkalibrierung durch den Hersteller gewuenscht, da dieser die Kalibrierung wesentlich guenstiger durchfuehren kann. Der Speicherbereich ist somit in zwei Bereiche gegliedert: den Kundenspeicher und den Herstellerspeicher. Bei vielen Anwendungen wird hoher Wert auf die Zuverlaessigkeit und den Schutz der gespeicherten Daten gelegt. Hierzu kann nach der Kalibrierung der Speicher mit einem so genannten Memlock gesperrt werden und ist danach nicht mehr umprogrammierbar. Im einfachsten Falle besteht die Sperre aus dem Setzen eines Memlock-Bits, welches den Schreibzugriff verhindert. Soll der Speicher wie hier in mehrere Bereiche aufgeteilt werden, so sollte jeder Bereich praktischerweise separat mit einem Memlock versehen werden, damit der Kunde stets Zugriff auf den von ihm benutzten Speicherbereich hat. In herkoemmlichen EEPROM-Speichern in Matrixform mit Speichergroessen von mehreren Kilobit bis Megabit ist es relativ einfach und zudem Stand der Technik, getrennte Memlocks zu implementieren. Oft ist es jedoch nicht moeglich oder sinnvoll, derart grosse Speicher einzusetzen, da ueblicherweise fuer die Kalibrierung eines Sensors z.B. 20 bis 200 Bits ausreichen. Dann waere der Overhead zur Ansteuerung eines Matrixspeichers unverhaeltnismaessig gross. Daher verwendet man andere Speicherarchitekturen, bei denen alle Bits parallel an der Programmierleitung liegen und durch individuelle Registerzellen angesprochen werden. Abbildung 1 zeigt schematisch die Struktur eines solchen Speichers:

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 30% of the total text.

Page 1 of 4

S

Speicher mit geschuetztem Adressbereich

Idea: Dr. Udo Ausserlechner, AT-Villach

In vielen ASICs (Application Specific Integrated Circuits) ist ein Datenspeicher, z.B. in Form eines EEPROMs, enthalten, um anwendungsbezogene Daten wie beispielsweise Kalibrier- oder Konfigurationsdaten von Sensoren zu speichern. Hierbei wird zunehmend eine Vorkalibrierung durch den Hersteller gewuenscht, da dieser die Kalibrierung wesentlich guenstiger durchfuehren kann. Der Speicherbereich ist somit in zwei Bereiche gegliedert: den Kundenspeicher und den Herstellerspeicher.

Bei vielen Anwendungen wird hoher Wert auf die Zuverlaessigkeit und den Schutz der gespeicherten Daten gelegt. Hierzu kann nach der Kalibrierung der Speicher mit einem so genannten Memlock gesperrt werden und ist danach nicht mehr umprogrammierbar. Im einfachsten Falle besteht die Sperre aus dem Setzen eines Memlock-Bits, welches den Schreibzugriff verhindert. Soll der Speicher wie hier in mehrere Bereiche aufgeteilt werden, so sollte jeder Bereich praktischerweise separat mit einem Memlock versehen werden, damit der Kunde stets Zugriff auf den von ihm benutzten Speicherbereich hat. In herkoemmlichen EEPROM-Speichern in Matrixform mit Speichergroessen von mehreren Kilobit bis Megabit ist es relativ einfach und zudem Stand der Technik, getrennte Memlocks zu implementieren. Oft ist es jedoch nicht moeglich oder sinnvoll, derart grosse Speicher einzusetzen, da ueblicherweise fuer die Kalibrierung eines Sensors z.B. 20 bis 200 Bits ausreichen. Dann waere der Overhead zur Ansteuerung eines Matrixspeichers unverhaeltnismaessig gross. Daher verwendet man andere Speicherarchitekturen, bei denen alle Bits parallel an der Programmierleitung liegen und durch individuelle Registerzellen angesprochen werden. Abbildung 1 zeigt schematisch die Struktur eines solchen Speichers:

Die zu programmierenden Bits werden in die Registerkette R1 ... Rn geschoben. Zum Auslesen erscheinen die Bits an den Ausgangsleitungen Do1 ... Don.

Zum Programmieren der "1"-en wird an die rote und blaue Leitung (r,b) 0V angelegt, an die gruene (g) die hohe Programmierspannung Vp. Die Buffer B1 .. Bn dienen als Pegelwandler von der normalen Betriebsspannung (z.B. 3V) auf Vp (z.B. 20V). Wird Vp an das Control Gate des EEPROMs angelegt, so tunneln Elektronen auf das Floating Gate und werden dort in Form von negativer Nettoladung gespeichert. Alle Bits, deren Register "0" ist, veraendern ihren Ladungszustand nicht, da keine Spannung an ihrem Tunneloxid abfaellt (Gate = Source = 0V).

Zum Programmieren der "0"-en wird an alle Leitungen r, b und g Vp angelegt. Jene Bits, deren Register "0" ist, erhalten 0V an ihrem Control-Gate, waehrend ihr Source auf Vp liegt. Somit tunneln Elektronen vom Floating Gate weg und es wird also positive Nettoladung am Floating Gate gespeichert. Alle Bits, deren Register "1" ist, veraendern ihren Ladungszustand nicht, da keine Spannung an ihrem Tunneloxid abfaellt (Gate = Source = Vp).

Im Gegens...