Browse Prior Art Database

Voll CMOS kompatibler OTP Speicher

IP.com Disclosure Number: IPCOM000103549D
Original Publication Date: 2005-Apr-16
Included in the Prior Art Database: 2005-Apr-16
Document File: 4 page(s) / 53K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Die Kennzeichnung und Identifikation von Waren mit elektronisch lesbaren Etiketten, wie z.B. RFID-Tags (Radio Frequency Identification), erschliesst fuer Chipproduzenten einen potentiellen neuen Massenmarkt. Neben kostenguenstiger Herstellung in etablierter CMOS-Standardtechnologie (Complementary Metal Oxide Semiconductor), ist dabei eine individuelle Kennzeichnung der einzelnen Tags erforderlich. Hierzu muss ein nichtfluechtiger OTP (One Time Programmable) Speicher, zusammen mit logischen Schaltkreisen integriert werden. Ein zusaetzliches Plus an Flexibilitaet gegenueber Mask-ROM-Ansaetzen, bietet die Programmierbarkeit des Speichers in einfacher Weise beim Kunden, d.h. nach Auslieferung des Produkts. Im Stand der Technik werden OTP-Speicher durch Implementierung von Fuses oder Floating-gate-Speichertransistoren in einen Standard-CMOS-Prozessfluss realisiert. Die Programmierung von Fuses geschieht durch Auftrennen von Leiterbahnen auf dem Chip, was den Widerstand einer Leiterbahn entsprechend der Programmierung veraendert. Das Auftrennen erfolgt entweder durch Bestrahlung mit einem Laser hoher Energie (Laserfuses) oder elektrisch durch Verdampfung von Leitermaterial bei Erwaermung durch Stromfluss. Problematisch fuer Laserfuses ist das aufwaendige Equipment, was eine Programmierung beim Kunden verhindert. Bei elektrischen Fuses ist technologischer Aufwand noetig, um einen Hohlraum um die Leiterbahn zu erzeugen, in den das verdampfte Material entweichen kann.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 53% of the total text.

Page 1 of 4

S

Voll CMOS kompatibler OTP Speicher

Idee: Dr. Erhard Landgraf, DE-Muenchen; Dr. Franz Hofmann, DE-Muenchen; Dr. Wolfgang

Roesner, DE-Muenchen

Die Kennzeichnung und Identifikation von Waren mit elektronisch lesbaren Etiketten, wie z.B. RFID- Tags (Radio Frequency Identification), erschliesst fuer Chipproduzenten einen potentiellen neuen Massenmarkt. Neben kostenguenstiger Herstellung in etablierter CMOS-Standardtechnologie (Complementary Metal Oxide Semiconductor), ist dabei eine individuelle Kennzeichnung der einzelnen Tags erforderlich. Hierzu muss ein nichtfluechtiger OTP (One Time Programmable) Speicher, zusammen mit logischen Schaltkreisen integriert werden. Ein zusaetzliches Plus an Flexibilitaet gegenueber Mask-ROM-Ansaetzen, bietet die Programmierbarkeit des Speichers in einfacher Weise beim Kunden, d.h. nach Auslieferung des Produkts.

Im Stand der Technik werden OTP-Speicher durch Implementierung von Fuses oder Floating-gate- Speichertransistoren in einen Standard-CMOS-Prozessfluss realisiert.

Die Programmierung von Fuses geschieht durch Auftrennen von Leiterbahnen auf dem Chip, was den Widerstand einer Leiterbahn entsprechend der Programmierung veraendert. Das Auftrennen erfolgt entweder durch Bestrahlung mit einem Laser hoher Energie (Laserfuses) oder elektrisch durch Verdampfung von Leitermaterial bei Erwaermung durch Stromfluss. Problematisch fuer Laserfuses ist das aufwaendige Equipment, was eine Programmierung beim Kunden verhindert. Bei elektrischen Fuses ist technologischer Aufwand noetig, um einen Hohlraum um die Leiterbahn zu erzeugen, in den das verdampfte Material entweichen kann.

Floating-gate-Speichertransistoren enthalten Information in Form von Ladung auf einem zusaetzlichen, elektrisch isolierten Gate zwischen Transistorkanal und Steuergate. Die Erzeugung der Struktur erfordert neben dem zusaetzlichen Prozessaufwand fuer das zweite Gate noch hohe Spannungen zur Programmierung.

Die Idee besteht nun darin in einer Speicherzelle, deren Information durch den Widerstand einer dotierten Polysiliziumschicht repraesentiert wird, die Widerstandsaenderung durch einen Phasenuebergang des Si-Gitters von amorph nach polykristllin und Dotierstoffaktivierung im Material hervorzurufen. Konkret wird in Bahnen strukturiertes Si durch Implantation mit Dotierstoff zunaechst amorphisiert (Bahn hochohmig) und dann durch Stromfluss durch die selektierte Bahn programmiert (Bahn niederohmig).

Eine Ergaenzung des Standard-CMOS-Prozesses ist lediglich in Form einer zusaetzlichen maskierten Implantation erforderlich. Nach der Implantation duerfen nur Prozesse bei niedrigen Temperaturen (< ca. 500°C) verwendet werden, um eine Widerstandreduktion waehrend der Siliziumprozessierung zu verhindern. Daher erfolgt diese Implantation nach den Hochtemperaturprozessen fuer den Transistor und vor der Abscheidung des ersten Intermetalldielektrikums.

Ein Ausfuehrungsbeispiel der veraenderten Prozessfuehrung ist in Abbildung 1 skizziert. Die Spei...