Browse Prior Art Database

Register Controlled DLL mit kurzer Lock Zeit

IP.com Disclosure Number: IPCOM000103550D
Published in the IP.com Journal: Volume 5 Issue 4 (2005-04-16)
Included in the Prior Art Database: 2005-Apr-16
Document File: 2 page(s) / 370K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Registered DLLs (Delay Lock Loops) werden vielfach in einem breiten Anwendungsbereich eingesetzt. In Abbildung 1 ist ein DLL dargestellt. Damit darin die Phase zwischen IN und OUT Null betraegt, muss im Feedback Block RCV und OCD nachgebildet werden. Damit wird die Phase zwischen CK und FB ebenfalls Null. Dabei besteht das Problem, dass Feedback eine diskrete Laufzeit erzeugt, die von der Frequenz unabhaengig ist. Bei hohen Frequenzen kann die Laufzeit durch Feedback mehr als die n-fache Taktperiodenzeit betragen. Dies hat zur Folge, dass die Latenz (d.h. die Laufzeit vom Phasendetektor zur Delayline) zum Feedback und wieder zum Phasendetektor gross wird: Latenz = n (# Clocks Laufzeit in Feedback) + m (# Clocks Laufzeit in Control) + 1 (max. Delayline)

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 75% of the total text.

Page 1 of 2

S

Register Controlled DLL mit kurzer Lock Zeit

Idee: Patrick Heyne, DE-Muenchen

Registered DLLs (Delay Lock Loops) werden vielfach in einem breiten Anwendungsbereich eingesetzt. In Abbildung 1 ist ein DLL dargestellt. Damit darin die Phase zwischen IN und OUT Null betraegt, muss im Feedback Block RCV und OCD nachgebildet werden. Damit wird die Phase zwischen CK und FB ebenfalls Null. Dabei besteht das Problem, dass Feedback eine diskrete Laufzeit erzeugt, die von der Frequenz unabhaengig ist. Bei hohen Frequenzen kann die Laufzeit durch Feedback mehr als die n-fache Taktperiodenzeit betragen. Dies hat zur Folge, dass die Latenz (d.h. die Laufzeit vom Phasendetektor zur Delayline) zum Feedback und wieder zum Phasendetektor gross wird:

Latenz = n (# Clocks Laufzeit in Feedback) + m (# Clocks Laufzeit in Control) + 1 (max. Delayline)

Das Problem kann durch ein kurzzeitiges Verschieben der Rueckkopplungsverzoegerung in den Vorwaertspfad vor die einstellbare Verzoegerungskette geloest werden. Dabei wird die Lock Prozedur in mindestens zwei Schritte unterteilt. In Schritt Eins wird der Feedbackdelay vor der Delayline im Vorwaertspfad plaziert (siehe Abb. 2). Dadurch reduziert sich die Latenz um n auf m + 1 und es kann schneller hochgezaehlt werden, ohne zu weit ueber Null Grad Phasendifferenz zu kommen. x = m + 1 Undersampling reicht aus. Nach dem Erreichen der Phase gleich Null werden in Schritt Zwei die Schalter auf "2" gelegt und das Feedback in den Rueckkopplungspf...