Browse Prior Art Database

Delay Lock Loop (DLL) Fast Lock-in Algorithm

IP.com Disclosure Number: IPCOM000103551D
Original Publication Date: 2005-Apr-16
Included in the Prior Art Database: 2005-Apr-16
Document File: 2 page(s) / 86K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Es besteht bislang das Problem die Leistung des DLL (Delay Lock Loop) beizubehalten, wenn die Frequenz der elektronischen Schaltungskreises ansteigt. Eine dieser Schwierigkeiten besteht darin, eine bestimmte Lock-in Zeit des DLL zu erreichen. Die Lock-in Zeit eines DLL haengt mit der Schleifenbandbreite des DLL zusammen. Die Bandbreite stellt eine Funktion der Taktfrequenz im digitalen Filter und der asynchronen Verzoegerungen innerhalb der Rueckkopplungsschleife (Feedback Loop) dar. Dies hat den Effekt, dass bei einem Anstieg der Frequenzen und einem Gleichbleiben der Verzoegerungen (Delays) das DLL mehr Zyklen erfordert, um seinen Lock-in Prozess zu vervollstaendigen. Abbildung 1 Diagramm A zeigt ein bekanntes Verfahren. Darin wird gezeigt, dass DLL Verzoegerungslinien in der Regel grobe und feine Schritte beinhalten. Am Anfang des Lock-in Prozesses werden die groben Schritte solange geaendert, bis die Zustandsmaschine das ungefaehre Erreichen von 0deg erkennt. In Abhaengigkeit der Frequenz, in welcher die Schritte durchgefuehrt worden sind, und der Groesse an Verzoegerung in der Rueckkoppplungsschleife (siehe Pfeile im Diagramm) ueberschreiten die groben Verzoegerungen den 0deg-Phasenpunkt mit unterschiedlichen Groessen, bevor der Controller dies erkennen kann. An bestimmten Stellen muss der Controller zu den feinen Schritten umschalten und moeglicherweise zusaetzlich filtern. Dieser Punkt ist in dem Diagramm durch die Kurve dargestellt, die den 0deg-Punkt langsamer erreicht. Es sind drei Faelle gezeigt, in denen die groben Schritte bei drei unterschiedlichen Frequenzen (relativ zum Systemtakt) laufen. Dies fuehrt zu drei unterschiedlichen Stellen, an denen 0deg ueberschritten wird, und damit zu unterschiedlichen Lock Punkte. Dies wird durch den Kreis im Diagramm dargestellt. Dieses Beispiel zeigt, dass bei schlelllaufenden groben Schritten der Lock Punkt weiter hinausbewegt wird.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 52% of the total text.

Page 1 of 2

S

Delay Lock Loop (DLL) Fast Lock-in Algorithm

Idee: Aaron Nygren, DE-Muenchen

Es besteht bislang das Problem die Leistung des DLL (Delay Lock Loop) beizubehalten, wenn die Frequenz der elektronischen Schaltungskreises ansteigt. Eine dieser Schwierigkeiten besteht darin, eine bestimmte Lock-in Zeit des DLL zu erreichen. Die Lock-in Zeit eines DLL haengt mit der Schleifenbandbreite des DLL zusammen. Die Bandbreite stellt eine Funktion der Taktfrequenz im digitalen Filter und der asynchronen Verzoegerungen innerhalb der Rueckkopplungsschleife (Feedback Loop) dar. Dies hat den Effekt, dass bei einem Anstieg der Frequenzen und einem Gleichbleiben der Verzoegerungen (Delays) das DLL mehr Zyklen erfordert, um seinen Lock-in Prozess zu vervollstaendigen.

Abbildung 1 Diagramm A zeigt ein bekanntes Verfahren. Darin wird gezeigt, dass DLL Verzoegerungslinien in der Regel grobe und feine Schritte beinhalten. Am Anfang des Lock-in Prozesses werden die groben Schritte solange geaendert, bis die Zustandsmaschine das ungefaehre Erreichen von 0deg erkennt. In Abhaengigkeit der Frequenz, in welcher die Schritte durchgefuehrt worden sind, und der Groesse an Verzoegerung in der Rueckkoppplungsschleife (siehe Pfeile im Diagramm) ueberschreiten die groben Verzoegerungen den 0deg-Phasenpunkt mit unterschiedlichen Groessen, bevor der Controller dies erkennen kann. An bestimmten Stellen muss der Controller zu den feinen Schritten umschalten und moeglicherweise zusaetzlich filtern. Dieser Punkt ist in dem Diagramm durch die Kurve dargestellt, die d...