Browse Prior Art Database

Vorteilhaftes Packagedesign

IP.com Disclosure Number: IPCOM000124393D
Original Publication Date: 2005-May-20
Included in the Prior Art Database: 2005-May-20
Document File: 2 page(s) / 154K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei der Entwicklung neuer Generationen von DMOS (Diffusion Metal Oxide Semiconductor) Leistungstransistoren spielt die Verringerung des spezifischen Einschaltwiderstandes Ron•A eine grosse Rolle. Um neben dem niedrigen Ron•A der Technologie des Siliziums auch den Widerstandsanteil des Gehaeuses und der metallischen Zuleitungen usw. zu reduzieren, ist eine optimale Abstimmung zwischen Gehaeuse und Technologie unerlaesslich. Bisherige Gehaeusedesigns sind so ausgelegt, dass meist auf einer Seite des Gehaeuses Pads fuer Bonddraehte angebracht sind. Dabei ist meist ein Pad fuer den Pfad fuer den Gatebonddraht und ein oder mehrere weitere Pads fuer den/die Sourcebonddraehte vorgesehen. Die Bondung mit den Draehten ist Standard, hat jedoch den Nachteil, dass auf dem Chip zusaetzliche Querleitungswiderstaende entstehen und dass die Stromfaehigkeit durch den Drahtdurchmesser limitiert ist. Der Drahtdurchmesser ist bei maximal 600 μm sinnvoll. Darueber bestehen groessere Verarbeitungs- und Zuverlaessigkeitsprobleme. Neueste Gehaeusetechniken benutzen fuer niederohmige Kontaktierungen sogenannte Metallbuegel, die ganzflaechig auf die Sourcemetallisierung aufgebracht werden. Hier ist gegenueber der Bonds der Vorteil, dass keine Querleitungswiderstaende entstehen und dass auch vom thermischen Gesichtspunkt her eine gleichmaessige Kuehlung des Chips entsteht. Dies ist besonders in Kurzschlussfaellen oder in Stromfilamentierungssituationen vorteilhaft. Allerdings ist die Buegelbondung zur Zeit noch recht schwierig in der Art, dass auf dem Chip meist mehrere verschiedene Metallbahnen und/oder Pads mit verschiedenen zugeordneten Potentialen (z.B. Source und Gate) auf der den Gehaeusepads zugewandten Chipseite vorliegen und somit darauf geachtet werden muss, dass kein Kurzschluss durch den Buegel entsteht. Weiterhin wird meist ein Bonddraht fuer die Gatebondung verwendet. Es findet also eine Mischung aus zwei verschiedenen Gehaeusekontaktiermethoden statt, was im Sinne einer Vereinheitlichung der Methoden nachteilig ist.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 51% of the total text.

Page 1 of 2

S

Vorteilhaftes Packagedesign

Idee: Dr. Markus Zundel, DE-Muenchen

Bei der Entwicklung neuer Generationen von DMOS (Diffusion Metal Oxide Semiconductor) Leistungstransistoren spielt die Verringerung des spezifischen Einschaltwiderstandes Ron·A eine grosse Rolle. Um neben dem niedrigen Ron·A der Technologie des Siliziums auch den Widerstandsanteil des Gehaeuses und der metallischen Zuleitungen usw. zu reduzieren, ist eine optimale Abstimmung zwischen Gehaeuse und Technologie unerlaesslich.

Bisherige Gehaeusedesigns sind so ausgelegt, dass meist auf einer Seite des Gehaeuses Pads fuer Bonddraehte angebracht sind. Dabei ist meist ein Pad fuer den Pfad fuer den Gatebonddraht und ein oder mehrere weitere Pads fuer den/die Sourcebonddraehte vorgesehen. Die Bondung mit den Draehten ist Standard, hat jedoch den Nachteil, dass auf dem Chip zusaetzliche Querleitungswiderstaende entstehen und dass die Stromfaehigkeit durch den Drahtdurchmesser limitiert ist. Der Drahtdurchmesser ist bei maximal 600 µm sinnvoll. Darueber bestehen groessere Verarbeitungs- und Zuverlaessigkeitsprobleme. Neueste Gehaeusetechniken benutzen fuer niederohmige Kontaktierungen sogenannte Metallbuegel, die ganzflaechig auf die Sourcemetallisierung aufgebracht werden. Hier ist gegenueber der Bonds der Vorteil, dass keine Querleitungswiderstaende entstehen und dass auch vom thermischen Gesichtspunkt her eine gleichmaessige Kuehlung des Chips entsteht. Dies ist besonders in Kurzschlussfaellen oder in Stromfilamentierungssituationen vorteilhaft. Allerdings ist die Buegelbondung zur Zeit noch recht schwierig in der Art, dass auf dem Chip meist mehrere verschiedene Metallbahnen und/oder Pads mit verschiedenen zugeordneten Potentialen (z.B. Source und Gate) auf der den Gehaeusepads zugewandten Chipseite vorliegen und somit darauf geachtet werden muss, dass kein Kurzschluss durch den Buegel entsteht. Weiterhin wird meist ein Bonddraht fuer die Gatebondung verwendet. Es findet also eine Mischung aus zwei verschiedenen Gehaeusekontaktiermethoden statt, was im Sinne einer Vereinheitlichung der Methoden nachteilig ist.

Die nachfolgend beschriebene Idee stellt ein auf die Technologie abgestimmtes Gehaeusedesign mit niedrigem Ron vor. Eine besonders vorteilhafte Ausfuehrung ist in Abb. 1 dargestellt. Dabei ist fuer die beiden Laengsseiten des Chips je eine Buegelbondung auf de...