Browse Prior Art Database

Isoschuessel mit Postoxidspacer

IP.com Disclosure Number: IPCOM000125537D
Original Publication Date: 2005-Jul-10
Included in the Prior Art Database: 2005-Jul-10
Document File: 3 page(s) / 121K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren (Diffusion Metal Oxide Semiconductor) ist ein wichtiges Ziel die Verringerung des spezifischen Einschaltwiderstandes Ron•A. Um dies zu erreichen, wird versucht, in bekannten Trenchtransistorkonzepten den Pitch weiter zu reduzieren. Dies kann durch eine Reduktion der Mesaweite zwischen den Trenches erfolgen, insbesondere durch die Reduktion des Abstandes zwischen Kontaktloch und Trenchseitenwand im klassischen Trenchtransistorkonzept (z.B SFET3EDP). Dazu wird im Stand der Technik u. a. sog. Postoxidspacerprozess benutzt. Der Postoxidspacerprozess stellt eine Selbstjustage von Kontaktloch und Trenchseitenwand her, wobei im Wesentlichen eine ca. 200-300nm starke Aufoxidation der Trenchseitenwand und des oberen Gatepolybereiches erfolgt. Der so eingestellte Abstand zwischen Kontaktloch und Trenchseitenwand-Kanalbereich betraegt ca. 150-200nm. Eine Vergroesserung dieses Abstands ist kaum machbar, da der Aufoxidationsprozess mit zunehmender Oxiddicke saettigt. Ein weiterer Nachteil besteht darin, dass starke Aufoxidation zusaetzlichen Dehnungsstress in das gesamte System einbringt, der zu starkem Waferbow oder sogar zu Kristallfehlern fuehren kann. Besonders fuer hoehere Spannungsklasse im Feldplattentrenchkonzept mit dickem Feldoxid im Trenchboden, bei dem von vornherein schon starke Stressverspannung des gesamten Systems vorherrscht, kann die zusaetzliche starke Aufoxidation im oberen Trenchbereich sich sehr unguenstig auswirken.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 41% of the total text.

Page 1 of 3

S

Isoschuessel mit Postoxidspacer

Idee: Dr. Markus Zundel, DE-Muenchen

Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren (Diffusion Metal Oxide Semiconductor) ist ein wichtiges Ziel die Verringerung des spezifischen Einschaltwiderstandes Ron·A.

Um dies zu erreichen, wird versucht, in bekannten Trenchtransistorkonzepten den Pitch weiter zu reduzieren. Dies kann durch eine Reduktion der Mesaweite zwischen den Trenches erfolgen, insbesondere durch die Reduktion des Abstandes zwischen Kontaktloch und Trenchseitenwand im klassischen Trenchtransistorkonzept (z.B SFET3EDP). Dazu wird im Stand der Technik u. a. sog. Postoxidspacerprozess benutzt. Der Postoxidspacerprozess stellt eine Selbstjustage von Kontaktloch und Trenchseitenwand her, wobei im Wesentlichen eine ca. 200-300nm starke Aufoxidation der Trenchseitenwand und des oberen Gatepolybereiches erfolgt. Der so eingestellte Abstand zwischen Kontaktloch und Trenchseitenwand-Kanalbereich betraegt ca. 150-200nm. Eine Vergroesserung dieses Abstands ist kaum machbar, da der Aufoxidationsprozess mit zunehmender Oxiddicke saettigt. Ein weiterer Nachteil besteht darin, dass starke Aufoxidation zusaetzlichen Dehnungsstress in das gesamte System einbringt, der zu starkem Waferbow oder sogar zu Kristallfehlern fuehren kann. Besonders fuer hoehere Spannungsklasse im Feldplattentrenchkonzept mit dickem Feldoxid im Trenchboden, bei dem von vornherein schon starke Stressverspannung des gesamten Systems vorherrscht, kann die zusaetzliche starke Aufoxidation im oberen Trenchbereich sich sehr unguenstig auswirken.

In einer weiteren bekannten Methode wird vor der Trenchaetzung ein Spacer zwischen Kontaktloch und Trenchseitenwand ueber eine isotrope Schuesselaetzung definiert. Hierbei ist die seitliche Ausdehnung des Spacers sehr gut ueber die isotrope Aetzdauer einstellbar und in einem groesseren Bereich frei waehlbar (ca. 0.2-2.0µm). Es wird bei dieser Methode nach der Isoschuessel- und Trenchaetzung eine Gateoxidation durchgefuehrt und anschliessend durch Polyabscheidung und Polyrecess eine sog. T-foermige Gateelektrode erzeugt, die dann im weiteren Verlauf zur Selbstjustage des Kontaktloches verwendet wird. Damit ist ausschliesslich diese T-foermige Gateeletrode fuer den Abstand Trenchseitenwand (Kanalbereich) zu Kontaktlochgraben massgeblich (und auch so beansprucht). Diese Methode ist vorteilhaft, weil ausser der Gateoxidation kein weiterer Stress durch Aufoxidationen erzeugt wird.

Es wird vorgeschlagen, bei der Herstellung von Leistungstransistoren mit einer selbstjustierenden Prozessfuehrung eine Kombination des Postoxidspacerprozesses und des Isoschuessel- Spacerprozesses zu verwenden. Dadurch wird im oberen Trenchbereich genuegend Abstand von Trenchseitenwand-Kanalbereich zum Kontaktloch bereitstellt und wenig(er) Verspannungsstress erzeugt.

Die Herstellung eines (Leistungs-) Trenchtransistors beinhaltet somit folgende wesentliche Prozessbloecke:

a) Aufbringen einer Hardm...