Browse Prior Art Database

Face-down Proximity Post Exposure Bake for sub 50nm DRAM nodes

IP.com Disclosure Number: IPCOM000125687D
Original Publication Date: 2005-Jul-10
Included in the Prior Art Database: 2005-Jul-10
Document File: 3 page(s) / 628K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Bei der Herstellung von Mikrochips besteht das Ziel, immer kleinere Strukturen (d.h. Schaltkreiselemente) auf dem Chip zu realisieren. Hierbei hat der lithographische Prozess der Strukturuebertragung eine grosse Bedeutung, da durch ihn die minimal erzeugbare Strukturdimension der einzelnen Schaltkreiselemente und damit die Integritaet und Packungsdichte der Chips definiert wird. Zur Herstellung dieser Strukturen werden u.a. so genannte chemisch verstaerkte Lacke eingesetzt. In diesen Lacken kommt es zur saeurekatalysierten Spaltung von Schutzgruppen (sog. positive tone resists) oder zur saeurekatalysierten Vernetzung geeigneter anderer Gruppen (sog. negative tone resists): - Im Falle der saeurekatalysierten Schutzgruppenspaltung wird aus einer unpolaren Gruppe eines Molekuels, beispielsweise einer Carbonsaeure tert butylestergruppe, in Gegenwart einer photolytisch erzeugten Saeure eine polare Carbonsaeuregruppe gebildet. In einem folgenden Schritt wird der belichtete Lackfilm mit einer waessrig-alkalischen Entwicklerloesung behandelt, mittels derer die in diesen Bereichen vorhandenen Carbonsaeuren neutralisiert und entfernt werden, waehrend die unbelichteten Lackfilmschichten erhalten bleiben. - Bei saeurekatalysierten Vernetzungsreaktionen, beispielsweise zwischen p Hydroxystyrolfunktionen und Melaminen, bleiben die belichteten Bereiche in der waessrig-alkalischen Entwicklerloesung unloeslich, waehrend die unbelichteten Bereiche entfernt werden. Auf diese saeurekatalysierten Abspaltungs- bzw. Vernetzungsreaktionen im Lithographieprozess folgt der Belichtung ein Heizschritt, ein so genannter Post Exposure Bake (PEB). Fuer diesen Post Exposure Bake werden elektrische Heizplatten (sog. Hotplates) verwendet, die eine sehr exakte Temperaturverteilung ueber die gesamte Heizflaeche garantieren. Hierbei werden die zu prozessierenden Substrate (z.B. Siliziumwafer oder Maskenblank) entweder mittels einer automatisierten Mechanik auf die Heizflaeche der Heizplatten gelegt und durch direkten mechanischen Kontakt aufgeheizt oder mittels eines sehr duennen Luftpolsters (< 1mm) zwischen Heizplatte und Substrat kontaktlos erwaermt.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 47% of the total text.

Page 1 of 3

S

Face-down Proximity Post Exposure Bake for sub 50nm DRAM nodes

Idee: Dr. Klaus Elian, DE-Erlangen; Nicole Heckmann, DE-Erlangen; Andreas Nahrhaft, DE-

Erlangen; Dr. Michael Sebald, DE-Erlangen

Bei der Herstellung von Mikrochips besteht das Ziel, immer kleinere Strukturen (d.h. Schaltkreiselemente) auf dem Chip zu realisieren. Hierbei hat der lithographische Prozess der Strukturuebertragung eine grosse Bedeutung, da durch ihn die minimal erzeugbare Strukturdimension der einzelnen Schaltkreiselemente und damit die Integritaet und Packungsdichte der Chips definiert wird. Zur Herstellung dieser Strukturen werden u.a. so genannte chemisch verstaerkte Lacke eingesetzt. In diesen Lacken kommt es zur saeurekatalysierten Spaltung von Schutzgruppen (sog. positive tone resists) oder zur saeurekatalysierten Vernetzung geeigneter anderer Gruppen (sog. negative tone resists):

- Im Falle der saeurekatalysierten Schutzgruppenspaltung wird aus einer unpolaren Gruppe eines Molekuels, beispielsweise einer Carbonsaeure-tert-butylestergruppe, in Gegenwart einer photolytisch erzeugten Saeure eine polare Carbonsaeuregruppe gebildet. In einem folgenden Schritt wird der belichtete Lackfilm mit einer waessrig-alkalischen Entwicklerloesung behandelt, mittels derer die in diesen Bereichen vorhandenen Carbonsaeuren neutralisiert und entfernt werden, waehrend die unbelichteten Lackfilmschichten erhalten bleiben.

- Bei saeurekatalysierten Vernetzungsreaktionen, beispielsweise zwischen p-Hydroxystyrolfunktionen und Melaminen, bleiben die belichteten Bereiche in der waessrig-alkalischen Entwicklerloesung unloeslich, waehrend die unbelichteten Bereiche entfernt werden.

Auf diese saeurekatalysierten Abspaltungs- bzw. Vernetzungsreaktionen im Lithographieprozess folgt der Belichtung ein Heizschritt, ein so genannter Post Exposure Bake (PEB). Fuer diesen Post Exposure Bake werden elektrische Heizplatten (sog. Hotplates) verwendet, die eine sehr exakte Temperaturverteilung ueber die gesamte Heizflaeche garantieren. Hierbei werden die zu prozessierenden Substrate (z.B. Siliziumwafer oder Maskenblank) entweder mittels einer automatisierten Mechanik auf die Heizflaeche der Heizplatten gelegt und durch direkten mechanischen Kontakt aufgeheizt oder mittels eines sehr duennen Luftpolsters (< 1mm) zwischen Heizplatte und Substrat kontaktlos erwaermt.

Ein Problem hierbei ist die Aufheizdauer der Wafer oder Fotomasken bzw. der bereits unter dem Fotolack vorhandenen Chipebenen, da diese zunaechst aufzuheizen sind, bevor die Waerme den an der Oberflaeche befindlichen Fotolack erreicht. Fuer diese Erwaermungsprozesse ergeben sich in Abhaengigkeit von den Bedingungen (z.B. Substrat, Heizplatte etc.) immer charakteristische Aufheizkurven. Die Abbildung 1 zeigt den experimentell bestimmten Temperaturverlauf an der Oberflaeche eines sechs Zoll grossen Siliziumwafers, der mittels einer einfachen Heizplatte von unten mit ca. 100°C aufgeheizt wurde.

Eine Ursache dieser Problematik bes...