Browse Prior Art Database

Vertical separation between bond pad and active area

IP.com Disclosure Number: IPCOM000125983D
Original Publication Date: 2005-Jul-25
Included in the Prior Art Database: 2005-Jul-25
Document File: 3 page(s) / 676K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Beim Bonden (Verbinden) einer aktiven Leistungs-MOS (Metal-Oxide Semiconductor)-Flaeche, insbesondere unter Verwendung duenner Bonddraehte, kann es zu Beschaedigungen der darunter liegenden Oxidschicht kommen, was bei einem Leistungsschalter zu Funktionsstoerungen fuehren kann. Die Beschaedigungen liegen im Bereich von einigen ppm und treten an Stellen auf, an denen, wie in Abbildung 1 dargestellt, eine Siliziumausscheidung in der Metallisierung (kornfoermig) auf Kontaktlochbereiche im Oxidlayer zu liegen kommt und auf die Kontaktlochkante temperaturbedingte mechanische Auswirkungen hat. Abbildung 2 zeigt schematisch den gegenwaertigen Schichtaufbau einer solchen Anordnung. Bisher wurde das Problem geloest mittels:

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 52% of the total text.

Page 1 of 3

S

Vertical separation between bond pad and active area

Idee: Markus Winkler, DE-Muenchen

Beim Bonden (Verbinden) einer aktiven Leistungs-MOS (Metal-Oxide Semiconductor)-Flaeche, insbesondere unter Verwendung duenner Bonddraehte, kann es zu Beschaedigungen der darunter liegenden Oxidschicht kommen, was bei einem Leistungsschalter zu Funktionsstoerungen fuehren kann. Die Beschaedigungen liegen im Bereich von einigen ppm und treten an Stellen auf, an denen, wie in Abbildung 1 dargestellt, eine Siliziumausscheidung in der Metallisierung (kornfoermig) auf Kontaktlochbereiche im Oxidlayer zu liegen kommt und auf die Kontaktlochkante temperaturbedingte mechanische Auswirkungen hat. Abbildung 2 zeigt schematisch den gegenwaertigen Schichtaufbau einer solchen Anordnung. Bisher wurde das Problem geloest mittels:

* Einfuehrung einer haerteren Metallisierung auf dem Chip
* Einfuehrung einer dickeren Metallisierung
* Bonden mittels eines dickeren und weicheren Bonddrahtes
* Aenderung der Metallisierungsparameter, um Siliziumkoerner nicht direkt am Oxid-Interface entstehen zu lassen
* Bonden abseits der aktiven Flaechen Diese Ansaetze zielen darauf ab, das Bonddraht-Interface soweit wie moeglich vom Kontaktanschluss/Oxid fern zu halten, was jedoch nicht immer gelingt und schwer zu kontrollieren ist. Beim letzten Punkt wird eine groessere Flaeche benoetigt, was hoehere Herstellungskosten impliziert. Die nachfolgend beschriebene Idee sieht das vertikale Trennen der bondfaehigen Pad-Oberflaeche vom aktiven DMOS-Bereich (Diffusion Metal-Oxide Semiconductor) vor, indem eine isolierende, d.h. eine nicht leitende Schicht (Zwischenoxid) innerhalb des zwei Lagen-Metallisierungssystems eingezogen wird, wie in Abbildung 3 dargestellt. Diese Schicht kann auch, wie in neueren Smart Power Technologien ueblich, aus oekonomischen Gruenden schon als Prozessschritt vorhanden sein. Bei einem Beispieldesign mit 3 Bonddraehten á 50µm auf aktiver Flaeche, mit einem Bondfenster von 200µm*200µm, wird u...