Browse Prior Art Database

Kompensation des BL-Widerstandes in resistiven Speichern

IP.com Disclosure Number: IPCOM000129016D
Published in the IP.com Journal: Volume 5 Issue 10A (2005-10-25)
Included in the Prior Art Database: 2005-Oct-25
Document File: 3 page(s) / 78K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Zur Informationsspeicherung werden in zunehmendem Masse Halbleiterspeicher mit resistiven Elementen entwickelt. Eine Ausfuehrungsform dieser Speicherzellen ist der CB-Kontakt (CBJ, CB-Junction), bei dem die Bildung eines leitfaehigen Kanals in einem isolierenden Traegermaterial ausgenutzt wird. Hier erfolgt das Schreiben, d.h. das Programmieren bzw. Loeschen einer derartigen Speicherzelle durch Anlegen positiver bzw. negativer Spannungsimpulse. Mit resistiven Speicherzellen arbeiten beispielsweise auch die Speichertechnologien MRAM (Magnetoresistive RAM) oder PCRAM (Phase-Change RAM). Gemeinsam ist all diesen Technologien, dass beim Lesen der Widerstand des Speicherelements bestimmt werden muss. Hier tritt der Widerstand der Zuleitungen als parasitaerer Widerstand auf. Bei einigen dieser Speichertechnologien, beispielsweise CBRAM (Conductive Bridging RAM) oder PCRAM, hat der Strom und somit der Widerstand auch beim Schreiben eine grosse Bedeutung. Der Widerstand der Bitleitung, ueber die eine Vielzahl von Speicherzellen verbunden sein kann, ist zum einen aufgrund der verwendeten Materialien (z.B. Wolfram) nicht vernachlaessigbar und ist zum anderen von der Position (Row-Adresse) der Speicherzelle laengs der Bitleitung abhaengig. Dieser von der Adresse abhaengige parasitaere Widerstand fuehrt beim Lesen und Schreiben zu einer unerwuenschten Verbreiterung der Signalverteilungen. Bisher ist keine Methode zur Kompensation der beschriebenen Effekte bekannt.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 51% of the total text.

Page 1 of 3

S

Kompensation des BL-Widerstandes in resistiven Speichern

Idee: Dr. Thomas Roehr, DE-Muenchen

Zur Informationsspeicherung werden in zunehmendem Masse Halbleiterspeicher mit resistiven Elementen entwickelt. Eine Ausfuehrungsform dieser Speicherzellen ist der CB-Kontakt (CBJ, CB- Junction), bei dem die Bildung eines leitfaehigen Kanals in einem isolierenden Traegermaterial ausgenutzt wird. Hier erfolgt das Schreiben, d.h. das Programmieren bzw. Loeschen einer derartigen Speicherzelle durch Anlegen positiver bzw. negativer Spannungsimpulse. Mit resistiven Speicherzellen arbeiten beispielsweise auch die Speichertechnologien MRAM (Magnetoresistive RAM) oder PCRAM (Phase-Change RAM). Gemeinsam ist all diesen Technologien, dass beim Lesen der Widerstand des Speicherelements bestimmt werden muss. Hier tritt der Widerstand der Zuleitungen als parasitaerer Widerstand auf. Bei einigen dieser Speichertechnologien, beispielsweise CBRAM (Conductive Bridging RAM) oder PCRAM, hat der Strom und somit der Widerstand auch beim Schreiben eine grosse Bedeutung. Der Widerstand der Bitleitung, ueber die eine Vielzahl von Speicherzellen verbunden sein kann, ist zum einen aufgrund der verwendeten Materialien (z.B. Wolfram) nicht vernachlaessigbar und ist zum anderen von der Position (Row-Adresse) der Speicherzelle laengs der Bitleitung abhaengig. Dieser von der Adresse abhaengige parasitaere Widerstand fuehrt beim Lesen und Schreiben zu einer unerwuenschten Verbreiterung der Signalverteilungen. Bisher ist keine Methode zur Kompensation der beschriebenen Effekte bekannt.

Daher wird vorgeschlagen, mittels einer Kompensationsschaltung beispielsweise den Referenzwiderstand in einer Referenzzelle in Abhaengigkeit von der Position der Speicherzelle entlang der Bitleitung (d.h. der Row-Adresse) so einzustellen, so dass sich fuer jede Position ein optimaler Referenzwiderstand ergibt.

In Abbildung 1 ist eine moegliche Anordnung einer Bitleitung (BL) mit Speicherzellen dargestellt. Jede Speicherzelle ist aus einem resistiven Speicherelement (RC) und einem Auswahltransistor (T) zusammengesetzt und kann durch eine Wortleitung angesteuert werden. Ein Anschluss jedes Speicherelements ist mit einer gemeinsamen Platte (PL) verbunden. In einem Leseverstaerker (SA) wird das Lesesignal einer Zelle an der Bitleitung mit einem Referenzsignal aus einer Referenzzelle verglichen. Eine derartige Referenzzelle kann beispielsweise aehnlich wie eine Speicherzelle (mit einem Auswahltransistor TR und einem Referenzwiderstand RR) aufgebaut sein und ist ueber eine Referenzbitleitung (RBL) mit dem Leseverstaerker verbunden. Im Idealfall (siehe Abbildung 1), d.h. ohne parasitaere Leitungswiderstaende, wird der Referenzwiderstand (RR) auf einen geeigneten Wert zwischen dem hochohmigen und niederohmigen Wert der Speicherzelle (RC) eingestellt. Werden die Leitungswiderstaende vernachlaessigt, so ergibt sich fuer jede Speicherzelle entlang der Bitleitung der gleiche Referenzwiderstandswert....