Browse Prior Art Database

Testmodus zum schnellen Schreiben einfacher Topologien

IP.com Disclosure Number: IPCOM000129185D
Published in the IP.com Journal: Volume 5 Issue 10A (2005-10-25)
Included in the Prior Art Database: 2005-Oct-25
Document File: 2 page(s) / 48K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Der Produktionstestflow (Testdurchlauf) von DRAMs (Dynamic Random Access Memory) besteht aus einer Reihe verschiedener Einzeltests, die unterschiedliche Fehlermechanismen adressieren sollen und somit auf verschiedenartige Weise nach einer bestimmten Ablaufvorschrift („Pattern“) ueber das DRAM-Zellenfeld laufen. Diese Einzeltests haben jedoch die Gemeinsamkeit, dass zunaechst eine einheitliche, definierte Zellladung (Topologie) geschrieben werden muss, bevor das weitere Pattern ablaufen kann (diese Topologie wird auch „Background“ genannt). Dabei ist es fuer die Testabdeckung zunaechst unerheblich, auf welche Weise dies geschieht. Die neue Loesung stellt eine Moeglichkeit dar, dies mittels eines Testmodus auf eine schnelle, zeitsparende und somit kostenguenstige Weise zu tun. Ueblicherweise erfolgt das Beschreiben des DRAMs ueber das so genannte ‚burstorientierte Interface’. Dies bedeutet, dass eine Reihe von Zugriffen notwendig sind, bis man den kompletten Speicher mit einem definierten Hintergrund beschrieben hat. Bei gaengigen 512 MB-Speichern mit z.B. 8192 Wordlines, 1024 Columns, 4 Baenken und 16 DQs benoetigt man bei einer Burstlength von 8 Daten (= 1Burst) 4 x 8192 x 128 (=1024 Columns/Burstlength 8) Zugriffe, um den Speicher zu beschreiben.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 52% of the total text.

Page 1 of 2

S

Testmodus zum schnellen Schreiben einfacher Topologien

Idee: Markus Rohleder, DE-Muenchen

Der Produktionstestflow (Testdurchlauf) von DRAMs (Dynamic Random Access Memory) besteht aus einer Reihe verschiedener Einzeltests, die unterschiedliche Fehlermechanismen adressieren sollen und somit auf verschiedenartige Weise nach einer bestimmten Ablaufvorschrift ("Pattern") ueber das DRAM-Zellenfeld laufen. Diese Einzeltests haben jedoch die Gemeinsamkeit, dass zunaechst eine einheitliche, definierte Zellladung (Topologie) geschrieben werden muss, bevor das weitere Pattern ablaufen kann (diese Topologie wird auch "Background" genannt). Dabei ist es fuer die Testabdeckung zunaechst unerheblich, auf welche Weise dies geschieht. Die neue Loesung stellt eine Moeglichkeit dar, dies mittels eines Testmodus auf eine schnelle, zeitsparende und somit kostenguenstige Weise zu tun.

Ueblicherweise erfolgt das Beschreiben des DRAMs ueber das so genannte ,burstorientierte Interface'. Dies bedeutet, dass eine Reihe von Zugriffen notwendig sind, bis man den kompletten Speicher mit einem definierten Hintergrund beschrieben hat. Bei gaengigen 512 MB-Speichern mit z.B. 8192 Wordlines, 1024 Columns, 4 Baenken und 16 DQs benoetigt man bei einer Burstlength von 8 Daten (= 1Burst) 4 x 8192 x 128 (=1024 Columns/Burstlength 8) Zugriffe, um den Speicher zu beschreiben.

Die neue Loesung beschreibt eine Anordnung, die es ermoeglicht, den kompletten Speicher in einem einzigen Zugriff zu beschreiben. Im Vergleich zum oben beschriebenen Schreibvorgang kommt man somit auf einen Zeitgewinn von Faktor 4 x 8192 x 128.

Das grundlegende Prinzip besteht darin, zunaechst alle Bitleitungs-Paare (BL-Paare, true/complement BLs) kurz zu schliessen, auf ein definiertes Potential zu legen (GND oder VBLH (BL Highvoltage)) und a...