Browse Prior Art Database

Einstellung des Widerstandes von Leiterbahnen auf Chips unabhaengig von der Chipkantenlaenge, der Dotierung und dem Material

IP.com Disclosure Number: IPCOM000143877D
Published in the IP.com Journal: Volume 6 Issue 12B (2007-01-10)
Included in the Prior Art Database: 2007-Jan-10
Document File: 3 page(s) / 168K

Publishing Venue

Siemens

Related People

Juergen Carstens: CONTACT

Abstract

Um die Performance von Leistungs-MOSFETs zu verbessern wird fuer Schaltanwendungen meistens der flaechenbezogene stationaere Einschaltwiderstand RDSon verringert. Hierfuer eignen sich beispielsweise Verfahren mittels Kompensation durch Feldplatten oder eine Erhoehung der Packungsdichte durch Minimierung der Abmasse der Transistor-Einzelzelle. Durch die Verkleinerung der Bauelement-Abmessungen verkleinert sich auch der Querschnitt der chipinternen Verdrahtungen, wodurch sich der Widerstand der Leitungen entsprechend erhoeht. In Abbildung 1 ist beispielhaft der Querschnitt eines Trench-MOSFETs mit Feldplatten-Kompensation dargestellt. Die Schichtdicke des Feldoxides beeinflusst im Wesentlichen die erreichbare Durchbruchspannung und den maximalen Querschnitt des Polysiliziums der Gate-Bereiche. Insbesondere bei kleineren zu realisierenden Sperrspannungen kommt es dadurch zu einem deutlichen Anstieg des Widerstandes der Gate-Zuleitung, der fuer eine maximale Transistor-Schaltfrequenz gering sein soll. Neben dem Querschnitt der Gate-Bereiche hat das Chiplayout einen Einfluss auf den Widerstand. Der Gate-Widerstand wird bei einem typischen Streifendesign der Zelle wesentlich durch das Seitenverhaeltnis des Chips, d.h. der Laenge der einzelnen Streifen bzgl. Der Anzahl der parallelen Streifen, bestimmt.

This text was extracted from a PDF file.
At least one non-text object (such as an image or picture) has been suppressed.
This is the abbreviated version, containing approximately 52% of the total text.

Page 1 of 3

page: 1

Einstellung des Widerstandes von Leiterbahnen auf Chips unabhaengig von der Chipkantenlaenge, der Dotierung und dem Material

Idee: PhD Uli Hiller, DE-Regensburg; Jan Ropohl, DE-Regensburg; Dr. Ralf Siemieniec, AT-Villach

Um die Performance von Leistungs-MOSFETs zu verbessern wird fuer Schaltanwendungen meistens der flaechenbezogene stationaere Einschaltwiderstand RDSon verringert. Hierfuer eignen sich beispielsweise Verfahren mittels Kompensation durch Feldplatten oder eine Erhoehung der Packungsdichte durch Minimierung der Abmasse der Transistor-Einzelzelle. Durch die Verkleinerung der Bauelement-Abmessungen verkleinert sich auch der Querschnitt der chipinternen Verdrahtungen, wodurch sich der Widerstand der Leitungen entsprechend erhoeht. In Abbildung 1 ist beispielhaft der Querschnitt eines Trench-MOSFETs mit Feldplatten-Kompensation dargestellt. Die Schichtdicke des Feldoxides beeinflusst im Wesentlichen die erreichbare Durchbruchspannung und den maximalen Querschnitt des Polysiliziums der Gate-Bereiche. Insbesondere bei kleineren zu realisierenden Sperrspannungen kommt es dadurch zu einem deutlichen Anstieg des Widerstandes der Gate- Zuleitung, der fuer eine maximale Transistor-Schaltfrequenz gering sein soll. Neben dem Querschnitt der Gate-Bereiche hat das Chiplayout einen Einfluss auf den Widerstand. Der Gate-Widerstand wird bei einem typischen Streifendesign der Zelle wesentlich durch das Seitenverhaeltnis des Chips, d.h. der Laenge der einzelnen Streifen bzgl. Der Anzahl der parallelen Streifen, bestimmt.

Bisher bekannte Loesungen fuer dieses Problem sind z.B. so genannte Gatefinger, welche orthogonal zu den Trenches verlaufen und die Gate-Bereiche in bestimmten Abstaenden kontaktieren. Dies reduziert jedoch auch die aktive Chipflaeche. Darueber hinaus verhindern die Gatefinger eine durchgehende Source-Metallisierung, was zu Problemen bei der Platzierung der aufzubringenden Bonddraehte fuehren kann. Bei einer unguenstigen Bondkonfiguration kann dadurch der Einschaltwiderstand erhoeht sein. Weitere Loesungen, wie z.B. eine zweite Metallisierungsebene, weisen oft deutlich hoehere Kosten auf.

Es wird daher eine neuartige Loesung vorgeschlagen, die durch zusaetzliche ueber den Gate- Bereichen erzeugte Polyinseln den Leiterbahnwiderstand (Gate-Widerstand) verringert und diesen dabei unabhaengig vom Chiplayout (Kantenlaenge, Dotierung und Material) kontrolliert. Der vorschlagsgemaesse Aufbau ist in Abbi...