Browse Prior Art Database

Entrelacement de transistors

IP.com Disclosure Number: IPCOM000239223D
Publication Date: 2014-Oct-22

Publishing Venue

The IP.com Prior Art Database

Related People

PASQUALETTO Angélo - CONTINENTAL Automotive France: INVENTOR

Abstract

Un montage de type H-Bridge est généralement réalisé au moyen d 4 transistors MOS. Ils ne sont jamais activés tous en même temps. Avec les nouvelles technologies de silicium, telle que BCD8 de la société STM, par exemple, la même résistance RDS ON est obtenue avec 4 fois moins de surface de silicium. Cette diminution de la surface de silicium augmente automatiquement la résistance thermique d’un facteur équivalent. Dans un tel cas de figure, le gradient thermique interne devient une problématique à prendre en compte car elle devient gênante. Le principe de base de l’invention est de réduire le gradient thermique interne en améliorant la résistance thermique. L’invention consiste à mieux utiliser la zone de silicium qui ne dissipe pas la puissance en entrelaçant les topologies des transistors MOS de puissance. Pour ce faire, on base la démarche sur l’augmentation du périmètre de la surface de silicium pour une surface donnée.

This text was extracted from a PDF file.
This is the abbreviated version, containing approximately 21% of the total text.

Page 01 of 13

Continental Automotive France S.A.S.

FIELD OF APPLICATION

L'innovation est en rapport avec les structures H-bridge. Les H-bridges sont généralement utilisés afin d'appliquer une tension au travers une charge (un moteur électrique par exemple) selon deux sens.

H-Bridge

ETAT DE L'ART

Un montage de type H-Bridge est généralement réalisé au moyen d 4 transistors MOS. Ils ne sont jamais activés tous en même temps.

Avec les technologies existantes, lorsque les 4 transistors MOS de puissance sont intégrés, la résistance RDS ON (résistance entre le Drain et la Source d'un transistor) impliquait des surfaces de silicium suffisamment grandes, afin de maintenir la résistance thermique à un niveau suffisamment bas. Sur ce type de technologie, le gradient thermique interne n'est pas une problématique gênante à prendre en compte.

Avec les nouvelles technologies de silicium, telle que BCD8 de la société STM, par exemple, la même résistance RDS ON est obtenue avec 4 fois moins de surface de silicium. Cette diminution de la surface de silicium augmente automatiquement la résistance thermique d'un facteur équivalent. Dans un tel cas de figure, le gradient thermique interne devient une problématique à prendre en compte car elle devient gênante.

Idée : Angélo PASQUALETTO (Toulouse - France)

ENTRELACEMENT DE TRANSISTORS


Page 02 of 13

Continental Automotive France S.A.S.

De plus, la réglementation visant à prohiber l'usage du plomb va engendrer le remplacement des soudures par un collage avec des colles Argent-Epoxy. Ce type de colle n'est pas aussi performant que les soudures passées et le gradient thermique interne va s'en trouver encore accru.

La problématique visant à diminuer le gradient thermique interne devient alors cruciale.

INVENTION

Le principe de base est de réduire le gradient thermique interne en améliorant la résistance thermique. L'invention consiste à mieux utiliser la zone de silicium qui ne dissipe pas la puissance en entrelaçant les topologies des transistors MOS de puissance. Pour ce faire, on base la démarche sur l'augmentation du périmètre de la surface de silicium pour une surface donnée.

De nombreuses topologies sont possibles et quelques unes sont données dans la suite de ce document.

Prenons l'exemple d'un ASIC réalisé en technologie BCD8. La surface d'un transistor MOS est de 0,55mm², soit un carré de 741 μm de côté.

En subdivisant ce carré en 9 sous carrés élémentaires, on obtient des côtés 'a' de 247 μm.

En supposant le silicium homogène, il y a autant de diffusion en latéral qu'en profondeur. Ceci implique un cône de diffusion de demi-angle au sommet à 45°, et une diffusion latérale égale à l'épaisseur e de la puce (habituellement e = 300μm).

La nouvelle forme est obtenue par déplacement de 2 carrés élémentaires au sein des 9. La surface du transistor MOS est toujours la même quant à elle. Par contre la tâche de diffusion thermique diffère.

Pou...