Browse Prior Art Database

Strukturierung von n- und p-Gebieten und deren Kontaktierung entlang der Trenchseitenwand

IP.com Disclosure Number: IPCOM000009994D
Original Publication Date: 2002-Nov-25
Included in the Prior Art Database: 2002-Nov-25

Publishing Venue

Siemens

Related People

Other Related People:

Abstract

Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren spielt hauptsaechlich die Verringerung des spezifischen Einschaltwiderstandes Ron·A eine immer groessere Rolle. Dazu werden normalerweise die geometrischen Abmessungen des Transistors so optimiert, dass der Flaechenbe-darf auf der Waferscheibe pro Kanalweite minimiert wird. Ein wesentlicher Schritt dabei ist bislang, von planaren Konzepten mit grossem Flaechenbedarf auf vertikale Trench-Konzepte mit deutlich ver-ringertem Flaechenbedarf umzusteigen Es wird vorgeschlagen, das Bodygebiet, das Sourcegebiet und den Sourcekontakt selbstjustiert zum Gatepolyrecess auszufuehren. Dabei wird das Bodygebiet mittels Trenchseitenwandimplantion und anschliessendem Drive realisiert, das Sourcegebiet wird mittels eines Belegungsprozesses mit an-schliessender seitlicher Eindiffusion durch die Trenchseitenwand (geringes Temperaturbudget) ver-wirklicht. Es besteht die Moeglichkeit, das Bodygebiet, das Sourcegebiet und die beiden Source- und Bodykontakte auf engstem Raume (z.B. einer nur rund 300nm breiten Si-Mesa) auszubilden. In einer weiteren Ausfuehrungsform koennen mehrere n und p-Gebiete entlang der Trenchseitenwand in be-liebiger Ausdehnung und Anzahl erzeugt und unter Verwendung mehrerer Elektroden im Trench auch einzeln kontaktiert werden. Als moeglicher selbstjustierter Prozess wird in den Abbildungen 2 – 11 folgender Prozessflow vorge-schlagen: