Browse Prior Art Database

Schaltungsmoeglichkeit zur Ueberbrueckung von Totzeiten bei Speicherbausteinen

IP.com Disclosure Number: IPCOM000013158D
Original Publication Date: 2003-Jul-25
Included in the Prior Art Database: 2003-Jul-25

Publishing Venue

Siemens

Related People

Other Related People:

Abstract

Bei Speicherbausteinen (Chips) ist es wichtig, die Testkosten niedrig zu halten. Diese haengen ab unter anderem von der Durchsatzrate, das heisst der Anzahl der Chips, die in einer bestimmten Zeit getestet werden koennen. Zur Kostensenkung muss in diesem Zusammenhang also die Testdauer verringert oder die Anzahl der parallel zu testenden Chips erhoeht werden. Als die Testdauer erhoehend wirken sich sogenannte Totzeiten bzw. Verzoegerungszeiten beim Betrieb der Chips aus. Diese Betriebszustaende entstehen dadurch, dass bestimmte Regelschaltungen ein Einschwingverhalten aufweisen und in dieser Zeit keine externen Adressen oder Kommandos wahrgenommen werden. Nachfolgend wird eine Moeglichkeit aufgezeigt, mit der diese Leerzeiten fuer Testzwecke genutzt und somit die gesamte Testdauer reduziert werden kann. Kern des Vorschlags ist die Einfuehrung eines Buffers (Zwischenspeicher, Datenpuffer) fuer Adressen und Kommandos. In diesem Buffer werden Informationen jener Befehle abgelegt, die dann waehrend der Tot- bzw. Verzoegerungszeiten automatisch abgearbeitet werden. Die Informationen setzen sich aus Adressen und Kommandos zusammen. Dabei wird die Reihenfolge der Befehle festgelegt, so dass diese Sequenz von Adressen und Kommandos oder auch mehrere solcher Sequenzen dann vom Chip selbst gesteuert bearbeitet werden kann bzw. koennen. Hierzu ist es erforderlich, dass Befehle, die eine Totzeit verursachen, erkannt werden.